在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-1-7 08:37:02 | 显示全部楼层
thank you
发表于 2010-1-7 08:40:02 | 显示全部楼层
xiazaikankan
发表于 2010-1-8 08:54:43 | 显示全部楼层
多谢了
发表于 2010-1-12 09:10:38 | 显示全部楼层
好资源 顶了啊 O(∩_∩)O~
发表于 2010-1-12 17:30:50 | 显示全部楼层
好多好强大 谢谢
发表于 2010-1-13 16:32:47 | 显示全部楼层
好久不来,发现太多好东西了,呵呵,谢谢
发表于 2010-1-18 13:17:42 | 显示全部楼层
谢谢。。。。。。。。。。
发表于 2010-1-19 09:48:12 | 显示全部楼层
DINGDINGDINGDINGDING
发表于 2010-1-19 09:49:16 | 显示全部楼层
DINGDINGDINGDINGDINGDINGDINGDINGDING
发表于 2010-1-19 11:24:50 | 显示全部楼层
DINGDINGDINGDING
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 05:45 , Processed in 0.026319 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表