在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-10-28 09:34:46 | 显示全部楼层
good 好东西
发表于 2009-10-28 09:35:53 | 显示全部楼层
不错的资料.学习了!感谢楼主
发表于 2009-10-28 10:15:57 | 显示全部楼层
支持!!!!!!!!!
没钱下载啊
发表于 2009-10-28 12:47:00 | 显示全部楼层
zhe shi wen shen me
发表于 2009-11-4 14:11:19 | 显示全部楼层
有谁测试过吗?
发表于 2009-11-4 22:33:07 | 显示全部楼层
看起来不错,谢谢
发表于 2009-11-4 23:21:11 | 显示全部楼层
支持一个!!!
发表于 2009-11-4 23:34:54 | 显示全部楼层
很强大,再支持一下!
发表于 2009-11-5 00:19:33 | 显示全部楼层
学习啦 好东西~~
发表于 2009-11-22 07:48:24 | 显示全部楼层
多谢楼主!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 10:51 , Processed in 0.023500 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表