在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 102314|回复: 864

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-4-22 21:02:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA RSIC CPU设计文档和源码.rar  
DDR SDRAM控制器verilog代码及中文说明文档.rar  
Verilog实现的以太网接口.rar  
Xilinx FPGA 最小系统原理图 XC3S400 + USB2.0.rar  
Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.rar

FPGA RSIC CPU设计文档和源码.rar

393.56 KB, 下载次数: 2775 , 下载积分: 资产 -2 信元, 下载支出 2 信元

DDR SDRAM控制器verilog代码及中文说明文档.rar

464.49 KB, 下载次数: 4656 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog实现的以太网接口.rar

126.07 KB, 下载次数: 1452 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Xilinx FPGA 最小系统原理图 XC3S400 + USB2.0.rar

4.42 MB, 下载次数: 1459 , 下载积分: 资产 -3 信元, 下载支出 3 信元

Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.rar

2.58 KB, 下载次数: 668 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-4-22 23:01:12 | 显示全部楼层
发表于 2008-4-23 11:28:48 | 显示全部楼层
真是东西哦
发表于 2008-4-24 07:43:03 | 显示全部楼层
好东西
写写
发表于 2008-4-24 18:42:20 | 显示全部楼层
发表于 2008-4-24 18:44:17 | 显示全部楼层
发表于 2008-4-24 18:46:12 | 显示全部楼层
发表于 2008-4-25 14:12:20 | 显示全部楼层
Thanks !!
发表于 2008-4-26 02:42:43 | 显示全部楼层
多谢楼主!!
发表于 2008-4-26 14:31:16 | 显示全部楼层
好东西,可惜没钱了.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 11:24 , Processed in 0.036874 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表