FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

lehaha · 发表于 2008-4-22 21:02:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

FPGA RSIC CPU设计文档和源码.rar
DDR SDRAM控制器verilog代码及中文说明文档.rar
Verilog实现的以太网接口.rar
Xilinx FPGA 最小系统原理图 XC3S400 + USB2.0.rar
Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.rar

basildy · 发表于 2008-4-22 23:01:12

ytx207 · 发表于 2008-4-23 11:28:48

真是东西哦

0xffff · 发表于 2008-4-24 07:43:03

好东西
写写

kevinwjs · 发表于 2008-4-24 18:42:20

kevinwjs · 发表于 2008-4-24 18:44:17

kevinwjs · 发表于 2008-4-24 18:46:12

allen1979a · 发表于 2008-4-25 14:12:20

Thanks !!

zwzw1 · 发表于 2008-4-26 02:42:43

多谢楼主!!

ahii · 发表于 2008-4-26 14:31:16

好东西,可惜没钱了.

账号		自动登录	找回密码
密码			注册

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1