设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...535455565758596061... 87下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
jason_vip1
发表于 2010-1-21 16:27:20 | 显示全部楼层
thanks a lot
回复 支持 反对

举报

bornforhappy
发表于 2010-1-22 08:55:32 | 显示全部楼层
额。。。点了才发现下过了，悲剧。。。
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:09:26 | 显示全部楼层
take a look
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:10:27 | 显示全部楼层
take a look
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:12:48 | 显示全部楼层
push ddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:13:54 | 显示全部楼层
push dddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:16:27 | 显示全部楼层
push hard
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:24:00 | 显示全部楼层
good books
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:41:43 | 显示全部楼层
what is updae
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pupukid
发表于 2010-1-22 09:43:47 | 显示全部楼层
nothing   dddd
回复 支持 反对

举报

下一页 »
1 ...535455565758596061... 87下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 08:54 , Processed in 0.022072 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表