在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-3-29 15:38:31 | 显示全部楼层
想下载 可惜没钱了
发表于 2010-3-29 19:21:54 | 显示全部楼层
very good material
发表于 2010-3-29 21:42:41 | 显示全部楼层
it is so kind of you!
发表于 2010-3-30 16:08:28 | 显示全部楼层
谢谢!!!!!!!!!!!
发表于 2010-3-30 17:44:50 | 显示全部楼层
发表于 2010-4-15 14:51:22 | 显示全部楼层
大力支持好东西
发表于 2010-4-15 15:46:58 | 显示全部楼层
1# lehaha 赞一个
发表于 2010-4-15 18:44:52 | 显示全部楼层
大力支持好东西
发表于 2010-4-16 16:18:53 | 显示全部楼层
money
发表于 2010-5-12 01:56:35 | 显示全部楼层
合成一个就好了~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:58 , Processed in 0.022636 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表