在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-6-10 14:31:36 | 显示全部楼层
不错,谢谢
发表于 2010-6-10 16:35:45 | 显示全部楼层
1# lehaha 谢谢 了
发表于 2010-7-10 12:58:18 | 显示全部楼层
发表于 2010-7-16 15:44:47 | 显示全部楼层
谢谢啦
发表于 2010-7-16 15:46:05 | 显示全部楼层
xie xie lou zhu!
发表于 2010-7-20 18:23:57 | 显示全部楼层
very good
发表于 2010-7-20 19:26:34 | 显示全部楼层
Thanks!!
发表于 2010-7-21 20:05:00 | 显示全部楼层
vvjjjjjjjjjjjjj
发表于 2010-7-22 13:24:12 | 显示全部楼层
1# lehaha kankan
发表于 2010-7-22 13:25:48 | 显示全部楼层
[img][/img]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 21:00 , Processed in 0.021923 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表