设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...616263646566676869... 87下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
cindyliu
发表于 2010-7-22 13:30:44 | 显示全部楼层
[img][/img]
回复 支持 反对

举报

ecstasy
发表于 2010-7-22 17:37:32 | 显示全部楼层
这个论坛真是好就是没钱
回复 支持 反对

举报

wm1245
发表于 2010-7-22 20:33:11 | 显示全部楼层
谢谢，看一下！！
回复 支持 反对

举报

guangdiansuo
发表于 2010-8-5 10:59:48 | 显示全部楼层
uytifgj
回复 支持 反对

举报

pofeng
发表于 2010-8-5 19:14:25 | 显示全部楼层
谢谢！！！！！！！！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hinsfairy
发表于 2010-8-18 14:03:10 | 显示全部楼层
ddr那个明显不行
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xychzkhf
发表于 2010-8-18 16:57:38 | 显示全部楼层
真是不错的东西，拿下来再说
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xychzkhf
发表于 2010-8-18 17:01:44 | 显示全部楼层
看看再说
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xychzkhf
发表于 2010-8-18 17:01:44 | 显示全部楼层
真是不错的东西，拿下来再说
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xychzkhf
发表于 2010-8-18 17:06:47 | 显示全部楼层
钻研钻研
回复 支持 反对

举报

下一页 »
1 ...616263646566676869... 87下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:24 , Processed in 0.020201 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表