设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 65 66 67 686970 71 72 73 ... 88 / 88 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2010-11-30 16:07:23 | 显示全部楼层

正在学习......

回复支持反对

使用道具举报

发表于 2010-12-15 13:22:10 | 显示全部楼层

pretty good

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-15 14:19:06 | 显示全部楼层

呵呵谢谢啊，好资料

回复支持反对

使用道具举报

发表于 2010-12-15 14:20:40 | 显示全部楼层

呵呵谢谢啊，好资料

回复支持反对

使用道具举报

发表于 2010-12-16 13:38:18 | 显示全部楼层

EXTREMELY GOOD

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-16 14:00:02 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-12-16 14:06:01 | 显示全部楼层

东西真的很有用

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-16 14:08:40 | 显示全部楼层

赞一个
必须谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-12-16 17:47:15 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-27 16:56:59 | 显示全部楼层

好东西啊~~

回复支持反对

使用道具举报

1 ... 65 66 67 686970 71 72 73 ... 88 / 88 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-11 00:48 , Processed in 0.019968 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表