在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-12-15 13:22:10 | 显示全部楼层
pretty good
发表于 2010-12-15 14:19:06 | 显示全部楼层
呵呵 谢谢啊 ,好资料
发表于 2010-12-15 14:20:40 | 显示全部楼层
呵呵 谢谢啊 ,好资料
发表于 2010-12-16 13:38:18 | 显示全部楼层
EXTREMELY GOOD
发表于 2010-12-16 14:00:02 | 显示全部楼层
谢谢分享
发表于 2010-12-16 14:06:01 | 显示全部楼层
东西真的很有用
发表于 2010-12-16 14:08:40 | 显示全部楼层
赞一个
必须谢谢楼主
发表于 2010-12-16 17:47:15 | 显示全部楼层
谢谢  分享
发表于 2010-12-27 16:56:59 | 显示全部楼层
好东西啊~~
发表于 2010-12-27 20:00:07 | 显示全部楼层
thx for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:19 , Processed in 0.020981 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表