设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...646566676869707172... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-10-20 16:40:57 | 显示全部楼层
谢谢楼主！
回复 支持 反对

使用道具 举报

xcvzbff
发表于 2010-10-22 15:27:55 | 显示全部楼层
不错 谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

hainabc
发表于 2010-10-25 00:28:57 | 显示全部楼层
THnaks for your materials
回复 支持 反对

使用道具 举报

发表于 2010-10-25 21:44:27 | 显示全部楼层
Verilog实现的以太网接口.rar
回复 支持 反对

使用道具 举报

发表于 2010-10-25 21:46:52 | 显示全部楼层
DDR SDRAM控制器verilog代码及中文说明文档.rar (464.49 KB)
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-10-25 22:01:54 | 显示全部楼层
excelent one.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-10-26 21:38:03 | 显示全部楼层
好东西哦
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-11-8 21:41:12 | 显示全部楼层
回复 1# lehaha


    aithank you
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

puyuwei
发表于 2010-11-8 22:05:54 | 显示全部楼层
看看！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-11-14 08:50:49 | 显示全部楼层
真是东西哦
回复 支持 反对

使用道具 举报

下一页 »
1 ...646566676869707172... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-11 00:00 , Processed in 0.015883 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表