在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-12-27 20:04:17 | 显示全部楼层
thx for sharing
发表于 2010-12-27 20:06:49 | 显示全部楼层
thx for sharing
发表于 2010-12-29 15:33:15 | 显示全部楼层
学习 看看 谢谢了
发表于 2010-12-29 20:26:25 | 显示全部楼层
这个可以看看
发表于 2010-12-29 20:27:47 | 显示全部楼层
这个可以看看
发表于 2010-12-29 20:29:12 | 显示全部楼层
好东西,可惜没钱了.
发表于 2011-3-22 16:52:03 | 显示全部楼层
好东西啊
发表于 2011-3-23 20:47:28 | 显示全部楼层
好东西。学习~
发表于 2011-3-23 20:52:48 | 显示全部楼层
回复 1# lehaha


    好东西
发表于 2011-3-29 21:25:12 | 显示全部楼层
好东西!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:25 , Processed in 0.021626 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表