在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2011-11-4 19:36:24 | 显示全部楼层
好东西
发表于 2011-12-13 15:13:38 | 显示全部楼层
绝对是个好东西
发表于 2011-12-13 21:53:55 | 显示全部楼层
好文啊,谢谢
发表于 2011-12-13 22:44:47 | 显示全部楼层
谢谢。。。
发表于 2011-12-18 23:43:58 | 显示全部楼层
好东西多谢分享
发表于 2011-12-20 08:54:24 | 显示全部楼层
好东西,可惜没钱了
发表于 2011-12-20 08:55:46 | 显示全部楼层
CPU设计文档和源
发表于 2011-12-20 08:55:54 | 显示全部楼层
hohohoho~!~!~!
发表于 2012-2-6 17:51:53 | 显示全部楼层
就是需要这个啊,纠结这个DDR 一个星期了啊,太感谢了,网上有很大源码可都没任何说明,看的挺痛苦的,这个好,谢谢!
发表于 2012-2-6 19:01:58 | 显示全部楼层
是好东西,这个在网上比较难找
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:41 , Processed in 0.026118 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表