在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2012-2-6 19:08:45 | 显示全部楼层
下了一个,正是我想要的啊,太激动了,谢谢啊!
发表于 2012-2-6 19:11:14 | 显示全部楼层
谢谢了啊
发表于 2012-2-13 12:51:51 | 显示全部楼层
asdfsdfasd
发表于 2012-2-28 16:33:40 | 显示全部楼层
买板子的光盘资料啊,不错。建议大家有能力还是弄个板子玩玩。
发表于 2012-2-28 17:01:03 | 显示全部楼层
谢谢楼主分享
发表于 2012-4-12 11:01:07 | 显示全部楼层
回复 1# lehaha


   都是从opencores上下载的吧
发表于 2012-5-22 01:12:48 | 显示全部楼层
非常有用~谢谢分享~
发表于 2012-7-16 21:11:45 | 显示全部楼层
话说FPGA能做RISC的CPU啊?
发表于 2012-7-16 21:14:09 | 显示全部楼层
DDR是FPGA IP哦。
发表于 2012-7-24 23:38:53 | 显示全部楼层
都是好东西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 22:38 , Processed in 0.022602 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表