在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2013-4-7 19:35:14 | 显示全部楼层
好东西
发表于 2013-8-8 22:11:48 | 显示全部楼层
这个要顶一下,不过觉得MIG挺好的。
发表于 2013-8-13 15:47:43 | 显示全部楼层
very good!!!!!!
发表于 2013-9-12 19:26:37 | 显示全部楼层
看一看!谢谢!
发表于 2013-9-14 01:15:27 | 显示全部楼层
多谢楼主
发表于 2013-9-14 08:15:12 | 显示全部楼层
都下了,多谢楼主。
发表于 2013-10-25 18:19:52 | 显示全部楼层
好东西呀,谢谢啦
发表于 2013-10-27 01:43:24 | 显示全部楼层
这个真是好东西呀。。。。必须顶。
发表于 2013-10-27 11:21:30 | 显示全部楼层
非常感谢,哈哈
发表于 2013-11-9 21:03:17 | 显示全部楼层
好东西,多谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:26 , Processed in 0.025125 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表