数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30170|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 11 12 13 141516 17 18 19 ... 862 / 862 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请问，xilinx公司的kintex 7系列中PLL和MMCM的区别是啥？ ...2	songxiayiqi 2015-6-27	1115474	fimwest 2018-1-18 21:46
[讨论] IC设计初见 ...2 3 4 5	annie1990 2014-9-11	4115479	Lovely_god 2018-11-28 12:58
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6015470	289466080 4 天前
[原创] 建立时间保持时间计算 ...2 3	天天PDF 2011-7-18	2215436	风起云涌66 2016-9-29 09:49
[原创] CXL 2.0协议 ...2 3 4 5 6..10	麦林炮娘 2020-11-22	9415405	xyx10021 2024-4-19 16:03
[求助] 加了 (KEEP="TRUE") 前缀，怎么还是被优化了	yangchao1t 2012-10-16	815405	hnuwyf 2015-1-30 10:45
dump 出的vhdl波形debussy不认识 ...2	jiangm_bj 2008-8-28	1415435	leonardo_z 2014-10-6 19:38
[求助] 如何知道触发器的建立时间和保持时间是多少？ ...2	绿茶盖儿 2013-4-16	1115464	neoitachi 2016-9-27 20:12
[原创] 现在FPGA前段设计是不是主要是设计IP核？？ ...2	iter_1 2013-4-30	1615378	ao.xang 2015-5-7 11:25
[求助] RTL 代码加扰，工具与思路？ ...2	wuzl423 2019-11-11	1715384	RS9110 2020-4-17 21:19
[资料] 推荐一个不错的数字IC/FPFA设计课程，已在某大公司使用 ...2 3	asic_service 2019-4-12	2915355	ayamitek 2020-12-22 16:11
关于VCS仿真看波形的问题 ...2	无相无住 2009-6-27	1615324	ranqi 2019-2-23 20:26
请问负的hold时间和建立时间一般由什么引起的? ...2	yifan225 2005-9-15	1715309	331680490 2012-9-17 10:56
[求助] sdf文件是个什么意思？ ...2	sunyuanxin 2011-6-27	1415324	Andy126 2018-12-24 14:24
[求助] ISE12.3是不是不支持modelsim 10.0呢 ...2 3 4	gg9132qq 2011-6-16	3115335	jinwenquan1214 2017-6-28 14:45
[求助] spyglass怎么将 sdc文件转换成sgdc文件 ...2	VPN_chip_design 2018-3-27	1215314	AlexS 2022-5-11 20:55
一个大发现：Ti高级工程师的博客 ...2 3 4 5 6..9	liulijun365 2008-6-16	8115296	servingapples 2011-7-28 14:39
[求助] EPM570T100C5 license on Altera Quartus II 9.0 SP2	leaew 2011-1-12	015301	leaew 2011-1-12 16:29
[讨论] Altera PLL的输入引脚的问题 ...2	asyou 2011-5-9	1015280	sirius.yuan 2011-5-13 14:36
谁会？ ...2 3 4 5 6..9	snowyd 2004-5-20	8215214	wind1976 2006-9-9 20:28
[讨论] PCIE参考时钟与数据恢复时钟的关系 ...2	lianyou102 2015-11-18	1015300	yishuibihan 2022-10-19 19:11
欢迎加入专业IC设计QQ群 ...2 3 4 5 6	liuzi356 2009-6-10	5615214	lara9554 2012-7-28 22:40
【转载】约束与时序分析问题汇总 ...2 3 4 5	llxmars 2009-7-20	4315251	rock_mjd 2016-5-16 15:27
[求助] 请教：如何在Quartus中手动调整布局布线 ...2	andorxor 2010-3-1	1115219	crazyhertz007 2017-8-22 00:19
[求助] DC里的set_critical_range什么意思	sdustyj 2011-3-17	415116	东方之子yj 2013-11-22 12:39
[求助] Timing Arcs是什么意思呢？	HADIST 2013-5-24	615153	522526tl 2014-11-27 16:58
[讨论] 扇出大为什么会导致路径延时比较大 ...2 3	挂在天边的鱼 2014-4-22	2715152	haitaox 2015-10-12 09:50
[求助] verilog中一个关于赋值的问题	xiaoxiaocaomao 2013-3-22	915114	yuanpin318 2014-11-30 20:18
[求助] 转行做数字IC，谢谢推荐几本书哇 ...2 3 4 5	jium007 2010-8-1	4515075	xd_laoxie 2016-5-1 11:42
[求助] 请教：如何在microblaze和硬件电路之间共用一个bram？	禅师1988 2012-5-21	215049	zywttt 2017-7-30 23:22
[原创] XILINX 的两个在线研讨会，欢迎大家参加，有礼品 ...2 3 4 5 6	jackzhang 2010-5-20	5515117	alisonxx 2010-6-19 12:54
问verilog:阻塞和非阻塞赋值的顺序问题？ ...2 3	verilog 2003-8-7	2215017	wuhongtian 2012-12-21 15:52
[分享] 老扁前一段时间提出的modelsim vs VCS的问题好像可以这样解决 ...2	一声叹息 2003-12-2	1115009	zhujizhen2015 2011-11-30 15:42
关于中断的一个小问题	xtmtd 2006-8-7	315004	lvshichunqiu 2006-12-29 14:07
[求助] DFT scan chain ...2 3	otogyg 2012-3-12	2715078	otogyg 2021-12-15 13:49

1 ... 11 12 13 141516 17 18 19 ... 862 / 862 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30170|排名: 6

快速发帖

站长推荐 /2