设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (139) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30179|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] 【报错解决】ERROR: [VRFC 10-3516] mismatch in closing label 新人帖 wx321 2023-11-12 0413 wx321 2023-11-12 15:24
[原创] 外企 5年SOC前端设计经验 微电子猎头 2023-11-9 0572 微电子猎头 2023-11-11 00:23
[原创] 重新布局布线后 entepino 2023-11-8 1450 icdane 2023-11-9 00:35
[原创] Xilinx ISE软件SYSTEM_JITTER时序约束参数的传递关系 innovation 2023-11-3 0478 innovation 2023-11-3 00:21
[原创] 关于set_max_fanout的准确理解和说明 digest  ...23456 doonny 2011-12-31 5436586 lzhj21 2023-11-2 09:51
[原创] 【不忘出芯】一起学Verilog 新人帖  ...2 ic7x24 2019-4-29 189082 User0797 2023-10-31 15:04
[原创] Malogic FPGA及CY7C68000 PCB 做了防盗版处理 dodoee 2023-10-31 0432 dodoee 2023-10-31 08:27
[原创] 请问今天刚下载的这个解压密码是什么谢谢各位大佬 新人帖 zl_microElec 2023-10-28 2595 myl 2023-10-29 16:45
[原创] 内推内推，数字前端 gerry1812 2023-7-9 3969 gerry1812 2023-10-28 16:54
[原创] 工作10年的工程师的心得 digest  ...23456..60 dodoee 2009-11-12 597123796 李婷婷 2023-10-27 09:27
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 attachment digest  ...23456..35 wice3 2007-1-25 344139108 lazawei 2023-10-26 15:39
[原创] 关于job deck view xiaowang8900 2018-11-19 14253 狱火虫 2023-10-24 10:31
[原创] runtime时，$test$plusargs 无法同时识别多个参数。 attach_img Wade_ 2023-10-20 1445 Wade_ 2023-10-23 09:38
[原创] Malogic FPGA 和CY7C68000实现USB to UART attach_img dodoee 2023-10-20 0603 dodoee 2023-10-20 15:47
[原创] VCS_LabSimulation Basics实验一 attachment  ...2 dreamer180 2019-9-19 165810 huatiantian 2023-10-20 10:25
[原创] 数字ic设计怎么进行自我提高 新人帖 混合江小白 2023-9-10 2809 yanvv 2023-10-19 11:40
[原创] specify block的总结 attach_img  ...23456 jun_dahai 2012-1-13 5829699 wanglp1976 2023-10-17 01:36
[原创] 一颗soc芯片，正常需要多少个架构师？ ZORA-ZORA 2023-10-14 1617 gerry1812 2023-10-14 20:33
[原创] 2023年了，为什么还要学USB ASIC设计？ attach_img dodoee 2023-10-7 4939 dodoee 2023-10-13 21:10
[原创] 为什么（WINDOWS版）Synplify2022-2019的综合结果，没有Synplify2018的好？ asaa 2023-10-8 2500 asaa 2023-10-12 19:17
[原创] 外企 做IP设计 急需做IP的FAE或者芯片数字设计工程师 微电子猎头 2023-10-8 2680 微电子猎头 2023-10-8 11:11
[原创] 华为mate60pro的soc是用smic自研的7nm？？？ Simon_Z 2023-8-29 1872 zhanweisu33 2023-10-7 13:41
[原创] 用Malogic FPGA Board 上的Cy7c68000实现了USB to UART（全速） attach_img dodoee 2023-10-6 1574 dodoee 2023-10-6 09:43
[原创] pcie phy 物理层实现 verilog代码 attach_img 2609811840 2021-6-28 73223 calmqing 2023-10-4 14:59
[原创] 谁有试用ip wbt910417 2023-10-2 1599 wbt910417 2023-10-3 12:28
[原创] Linux：Lab04 - Introduction to Mentor Graphics HDL Designer software attachment dreamer180 2019-10-20 32022 yinglin 2023-9-28 06:37
[原创] 昨天讲了个笑话，今天提个问题，身价百亿的商人申请博士是为了什么？ dodoee 2023-8-30 7946 一个头五个大 2023-9-27 10:24
[原创] DC逻辑综合：原理与实践(part VI，elaborate与datapath优化) nirvana_pear 2023-9-24 2587 magnum 2023-9-26 11:40
[原创] XA VCS混仿真，提示如下错误啥原因？ attach_img 马工 2023-9-16 5505 esbwong 2023-9-21 14:07
悬赏 [原创] verilog生成的symbol如何与模拟电路混合进行xa仿真 新人帖 - [悬赏 100 信元资产] gcj1999 2023-9-13 2739 gerry1812 2023-9-18 21:36
[原创] uart 发送模式配置代码(VHDL，针对Xilinx FPGA优化)，欢迎品鉴 innovation 2023-9-14 1604 innovation 2023-9-14 21:40
[原创] WIN下使用Synopsys docker使用指南 attach_img 空白MAX 2021-10-10 53656 火锅煮冒菜 2023-9-13 17:49
[原创] VCS与Vivado仿真差异问题 新人帖 mrpp 2023-9-7 3763 BrightMoonQSZ 2023-9-13 09:37
[原创] JZ2440带LCD和OV5642摄像头（driver code）一起出售 dodoee 2023-9-10 0460 dodoee 2023-9-10 11:23
[原创] SystemVerilog学习（2）：搭建学习环境 sivar 2010-12-5 99136 Gavin-35 2023-9-6 20:58
下一页 »
12345678910... 73下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-23 02:20 , Processed in 0.021752 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块