在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1062|回复: 2

[原创] verilog生成的symbol如何与模拟电路混合进行xa仿真

[复制链接]
发表于 2023-9-13 11:24:46 | 显示全部楼层 |阅读模式
100资产
在virtuoso中,用verilog代码经过functyional生成了一个symbol,现在想把这个symbol和一个模拟电路进行混合仿真,因为AMS仿真速度太慢,所以想要通过XA进行仿真,但在仿真过程中出现了下面的这种错误,目前也找不到头绪,新人小白,请大神们多多指教

                               
登录/注册后可看大图

发表于 2023-9-14 14:00:49 | 显示全部楼层
仿真慢的话,开了aps++仿真吗?
发表于 2023-9-18 21:36:07 | 显示全部楼层
找不到那个I6的symbol,网表抽的不对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:00 , Processed in 0.025209 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表