在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 554|回复: 1

[原创] uart 发送模式配置代码(VHDL,针对Xilinx FPGA优化),欢迎品鉴

[复制链接]
发表于 2023-9-14 18:33:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
兼容NS16550 uart,没办法,16550市场地位太高了,后来者设计uart,不宣称兼容16550是会被歧视的

参考了stm32, microchip, EXAR XR16M890, TI dsp/MCU。。。市面主流uart控制器,总结出的一个uart tx ip需要提供的配置功能(见代码注释)。
代码基于Vhdl设计,针对Xilinx FPGA优化设计,其它平台啥情况,我不知道。


                               
登录/注册后可看大图


                               
登录/注册后可看大图

 楼主| 发表于 2023-9-14 21:40:20 | 显示全部楼层

                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 11:32 , Processed in 0.038864 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表