数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 参考现有ip不算抄袭？ - [悬赏 500 信元资产]	李九阳 2021-7-15	103671	eric1810 2021-7-17 09:55
[求助] 如题，这个verilog代码怎么写 - [悬赏 100 信元资产]	shiying0202 2021-7-7	42313	zzj0329 2021-7-9 13:57
[求助] Xcelium has problem to generate fsdb file - [悬赏 100 信元资产]	yllinf 2021-7-6	65172	LinfengXie 2023-6-8 18:18
[求助] Vivado HLS - [悬赏 30 信元资产]	z1078457781 2021-6-23	11945	phoenixson 2021-6-23 13:52
[求助] 小白求助！数字后仿，Cadence Xcelium18使用的问题 - [悬赏 200 信元资产]	zgny98 2021-6-16	42070	唐源 2023-8-25 14:39
[求助] VCS无法编译出simv - [悬赏 20 信元资产]	wtyytw 2021-5-30	12365	wtyytw 2021-5-30 15:37
[求助] [求助] 请教，霍尔器件为什么不用高阻值的多晶电阻制作呢？ - [悬赏 500 信元资产]	liya_10 2021-5-28	01720	liya_10 2021-5-28 11:30
[求助] 关于调用ISE自带IP核实现RS编解码 - [悬赏 5 信元资产]	lhbjcn 2021-5-22	21543	lhbjcn 2021-5-22 21:34
[求助] db和lib中无FILL cell - [已解决]	qq2007go 2021-5-19	11625	andyfan 2021-5-19 20:37
[求助] 关于8051IP核设计遇到的问题 - [已解决] ...2	xyjandyyk 2021-5-14	164923	Outerman2000 2023-11-27 11:48
[求助] 求PDM2PCM算法 - [悬赏 400 信元资产]	caoxiangrong11 2021-5-8	42502	xiaowuzxc 2023-1-18 13:32
[求助] 在win10上的Hspice多核跑版图后仿真，仿真卡住 - [悬赏 20 信元资产]	chen4jin4 2021-5-7	01272	chen4jin4 2021-5-7 19:36
[求助] VHDL语法求助 - [悬赏 10 信元资产]	misrig001 2021-4-27	31946	anpengfei 2021-4-29 11:19
[求助] TDC的时序 - [悬赏 5 信元资产]	阿斯siur 2021-4-23	21450	ngswm 2021-5-9 21:45
[求助] Quartus 工具对casez（sel）语句，当sel大于32bit时，会爆出warning，怎么解决？ - [悬赏 5 信元资产]	max_1234 2021-4-23	51547	zzj0329 2021-5-4 19:05
[求助] 求助！verilog基础的一个小问题 - [已解决]	JINNINE 2021-4-16	62082	anpengfei 2021-4-17 12:09
[求助] 异步fifo 的modelsim仿真出现错误 - [悬赏 20 信元资产]	橘雄辉 2021-4-10	52154	任平生 2021-4-10 20:35
[求助] 关于uart接收模块的奇偶校验的问题 - [已解决]	weizqsocool 2021-4-8	42321	bloodtea 2021-4-9 22:23
[求助] 求Design compiler 2018安装软件 - [悬赏 30 信元资产]	dqwuf2008 2021-3-31	103751	zyfwh 2021-9-13 19:14
[求助] SPI协议中双向移位寄存器有没有读空,写满的标志呢？如果有的话是什么呢？没有的话，we... - [悬赏 2 信元资产]	小小情绪 2021-3-13	21831	ffq513 2021-3-16 15:52
[求助] 写1清0 - [悬赏 5 信元资产]	芒果奶提 2021-2-22	32867	fhy420462303 2021-2-22 15:11
[求助] Genus和DC对单元库兼容性问题 - [悬赏 5 信元资产]	wtyytw 2021-2-19	43659	唐三彩骆驼 2023-7-25 15:32
[求助] 对L V D S信号进行高速采样，实现CDR功能，应该怎么设计过采样电路？ - [悬赏 50 信元资产]	fzfh1219 2021-2-15	32629	andy2000a 2023-2-1 09:07
[求助] 关于带CLK复位的veriloga的比较器设计 - [已解决]	鸽楼寝翁 2021-2-1	54010	鸽楼寝翁 2021-7-8 21:09
[求助] 关于systemverilog package的问题 - [悬赏 50 信元资产]	JINNINE 2021-1-22	62313	logue 2021-1-25 13:53
[求助] 求助！如何寻找32位数据中第一个非零的位置 - [悬赏 50 信元资产]	JINNINE 2021-1-11	83539	loglong 2021-1-13 14:50
[求助] [求助] Verilog怎么判断一个数的值落在了一个范围内 - [已解决]	守一座空城 2021-1-10	12194	齐天大圣 2021-1-10 16:32
[求助] verilog编程的小问题，求指教！ - [悬赏 1 信元资产]	JINNINE 2020-12-31	82660	wxqy_anita 2021-1-5 09:24
[求助] verilog设计中赋值语句的问题，求指教！ - [悬赏 30 信元资产]	JINNINE 2020-12-29	72537	JINNINE 2020-12-31 15:12
[求助] axi协议incr地址公式，求指教！！！ - [悬赏 30 信元资产]	JINNINE 2020-12-28	52725	JINNINE 2020-12-29 14:03
[求助] 32字节对应的地址大小 - [悬赏 53 信元资产]	JINNINE 2020-12-28	92557	gerry1812 2022-3-27 18:23
[求助] 【SV】SystemVerilog中随机数位数问题 - [悬赏 38 信元资产]	JINNINE 2020-12-16	22472	iwantto 2020-12-16 21:45
[求助] 求助！vivado报错: hierarchical name in type reference is not allowed - [悬赏 54 信元资产]	JINNINE 2020-12-15	02042	JINNINE 2020-12-15 00:41
[求助] vivado编译时接口自定义数据类型报错 - [悬赏 100 信元资产]	JINNINE 2020-12-10	42045	l13787908861 2020-12-15 15:23
[求助] 如何通过jtag写寄存器使芯片进入指定测试模式？ - [悬赏 100 信元资产] ...2	摩卡咖啡 2020-12-4	114714	duke1982 2023-1-26 19:09

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

快速发帖

浏览过的版块

站长推荐 /2