数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30143|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 9 10 11 121314 15 16 17 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] openCL对FPGA设计的影响有多大？	arccosx 2015-9-28	83614	lyl0719 2017-6-25 23:08
[讨论] Verilog中状态机编码方式的选择：二进制编码、格雷码编码、独热码编码	besideyou 2015-10-5	84157	Anna_sophia 2024-1-22 16:08
[讨论] rtl 组合逻辑时序违约时如何高效插入寄存器	luoyanghero 2016-1-9	82596	kka 2016-1-16 23:34
[讨论] ultraedit verilog模板脚本	luoyanghero 2016-1-31	83055	徐常杭 2021-2-22 22:23
[讨论] nc或vcs支不支持多核或多cpu仿真	chenfengrugao 2016-6-7	84101	VICKY_EE 2020-4-16 16:39
[讨论] verilog组合逻辑里面的always@里面的写什么是不是不影响电路	萌萌哒章鱼 2016-7-25	84017	小武哥225 2016-7-27 14:30
[讨论] 如何保证复杂设计没有bug	董小三 2016-8-10	82451	Timme 2016-8-12 18:51
[讨论] 关于一些UART代码与异步信号同步化的疑问？	YYFFLLMMNN 2016-10-27	82304	anpingbo 2016-11-28 12:53
[讨论] 有偿求助AD9364的FPGA配置和使用（700RMB/天）（北京）	yangqinbiao 2016-12-12	82144	yangqinbiao 2016-12-15 21:55
[讨论] 分频时钟到底该怎么用？	谁枫而飘 2016-12-24	83140	ysqsmallfish 2017-1-9 14:23
[讨论] 读写速率不匹配而且不能中断的异步FIfO如何设计	295953710 2018-5-4	82583	为什么啊 2018-5-9 20:11
[讨论] 数字设计如何进阶	baronbo 2019-4-23	82671	eric1810 2020-8-23 23:17
[讨论] IP功耗分析工具 - [阅读权限 10]- [悬赏 50 信元资产]	luoyanghero 2020-3-3	8120	ricvadim 2020-3-18 13:47
[讨论] Xilinx displayport_v9_0_syn_rfs.v 文件明显的Bug	goswami 2020-8-20	83280	quenii 2022-4-19 15:22
[讨论] retention register疑问	xiuxing056 2020-9-22	82651	Roysunal 2022-5-26 14:56
[讨论] 高频时钟同步的时钟与数据	ningyuan198 2022-1-13	82016	smarthb 2022-1-20 11:41
[讨论] verilog风格之always块写法的battle	秋刀鱼91 2022-4-8	81737	chenjn 2022-4-21 16:06
[讨论] 奇分频时钟如何时序分析？	Anturze 2022-9-18	81673	navylin1 2022-10-7 10:16
[讨论] DC问题请教	wangli_peking 2023-4-26	81337	wangli_peking 2023-5-5 09:40
[讨论] 数字设计里需要的模拟电路知识	BellaYang 2023-12-25	8606	kyaaaa 2024-1-2 10:37
[讨论] 算法和系统级设计需要什么样的知识储备啊？	xiaotanglang 2010-2-4	72712	aguilzu00 2010-2-9 23:24
[讨论] 关于单if语句和多if语句的探讨	linhaidu 2010-3-20	73423	zhang_yz83 2010-3-29 16:35
[讨论] 用计数器的输出做分频，怎样最小化时钟扭斜？	irun2 2010-9-23	75281	kuangjianghua 2010-9-26 14:13
[讨论] 请教高人PCIE有效带宽计算问题	xuewq353 2010-12-2	713795	xduan23 2018-8-26 11:46
[讨论] 有人在linux安装成功modelsim吗?	cxq1846 2011-1-3	72044	juyong3 2013-12-23 09:23
[讨论] modelsim如何记录所生成的波形的周期	shxr 2011-1-17	75524	shxr 2011-1-18 13:22
[讨论] 请教：DC可以用来做mbist么？？！	雨打溪风 2011-1-26	73022	wind1272 2011-2-15 18:43
[讨论] DFT扫描链中端口scan_en可以复用么？？	雨打溪风 2011-1-27	75636	皮蛋不Q 2021-8-26 13:26
[讨论] 关于MCU中总线的实现方式	wangxuede220 2011-3-15	72894	bukubuku 2011-3-16 09:40
[讨论] 跪求高手指导二维DCT的verilog程序问题，帮帮我，让我顺利毕业吧～～	aaaaaatree 2011-4-8	74275	aaaaaatree 2011-4-12 11:02
[讨论] FPGA FANOUT请教	misrig001 2011-5-5	74163	freeren_liming 2011-6-25 22:05
[讨论] 时钟边沿采样	hellocai 2011-6-25	75173	hqhjj 2011-6-28 12:29
[讨论] 大家都觉得中国的IC人才几年之后能在国内有用武之地	subrant 2011-7-16	72338	subrant 2011-7-19 22:37
[讨论] 源码编辑器	he428 2011-8-21	72935	digital_bird 2011-9-11 12:28
[讨论] 如何设置synplify的优化	gg9132qq 2011-8-28	73268	atomdust 2011-10-20 13:39

1 ... 9 10 11 121314 15 16 17 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30143|排名: 17

快速发帖

站长推荐 /2