源码编辑器

he428 · 发表于 2011-8-21 23:47:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

为啥写verilog 和VHDL 的就没一个好用的像写c/c++ 用的 source insight 那么好用的工具呢？
要么ISE 没有module 列表，要么没有高亮，要么source insight 里面 module 列表不正确，语法高亮也不正确，我郁闷啊！！！
我已经试用过 source insight，UltraEditer，VIM，GVIM，slickedit，就没一样像我用SI 写C 那么称手的，真不知道微电子界的大哥大姐们怎么熬的，我这个做驱动的很感触啊！