设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用计数器的输出做分频，怎样最小化时钟扭斜？ ...
返回列表 发新帖
查看: 5462|回复: 7

[讨论] 用计数器的输出做分频，怎样最小化时钟扭斜？

[复制链接]
irun2
发表于 2010-9-23 00:25:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
由于系统时钟是50M的，想得到如1K的低速时钟给其它模块，所以写了计数器分频。但综合时总提示：
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
这个问题怎么解决呢？
which, 计数器

相关帖子
回复

举报

A1985
发表于 2010-9-23 08:17:08 | 显示全部楼层
本帖最后由 A1985 于 2010-9-23 08:18 编辑

本来有内部组合逻辑产生clk必然会有glitch，skew 、 buffer加入很正常。
最好独立一个clkgen模块，来写分频。用异步复位（先去毛刺），同步释放。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

irun2
 楼主| 发表于 2010-9-24 17:52:56 | 显示全部楼层
回复 2# A1985


    不是很明白，怎样“异步复位（先去毛刺），同步释放”，能详细说明一下？谢谢！
回复 支持 反对

举报

dake8807
发表于 2010-9-24 19:04:52 | 显示全部楼层
同问。。。。。。
回复 支持 反对

举报

sh_0119
发表于 2010-9-24 23:01:40 | 显示全部楼层
同问。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

sharbioue
发表于 2010-9-25 22:07:48 | 显示全部楼层
输出加个bufg好了
要么加时序约束，不过貌似可能加不了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

llemmx
发表于 2010-9-26 14:03:25 | 显示全部楼层
学习一下，
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kuangjianghua
发表于 2010-9-26 14:13:11 | 显示全部楼层
先分频后再用50M的时钟同步一下就好了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 19:01 , Processed in 0.022281 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表