设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 30142|排名: 6 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ attach_img digest  ...23456..15 hiwzy 2016-9-11 14290341 Ayala058 2023-9-13 15:31
[讨论] 非阻塞赋值的问题 zhanghanqing 2023-8-14 9763 buyaozc 2023-9-11 12:35
[讨论] IC前端设计Clock_Swith_Glitch_Free_Verdi attachment 邢焕平 2023-8-11 7950 lzhj21 2023-9-7 15:37
[讨论] 可以看90%以上的IP源码 quenii 2023-9-7 0749 quenii 2023-9-7 15:28
[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？ sunmeiling 2012-5-15 69581 dialsun 2023-9-3 17:33
[讨论] DFI5.1协议兼容DFI5.0协议吗 scutlee 2023-9-1 0544 scutlee 2023-9-1 15:58
[讨论] 用spectre后仿网表进行后仿真 attach_img 调皮捣蛋 2023-4-17 31657 keithuang 2023-8-29 11:34
[讨论] Wordline与Bitline zhanghanqing 2023-8-25 2717 zhanghanqing 2023-8-25 14:32
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证 wtyytw 2021-8-7 62776 huaashan 2023-8-24 22:44
[讨论] ExostivLabs FPGA 调试工具 xiaoxiaochen 2023-8-23 0488 xiaoxiaochen 2023-8-23 00:06
[讨论] 2片32K的SRAM，面积大约是1片64K的SRAM面积的多少倍？ helimpopo 2023-8-21 1564 kk2009 2023-8-21 13:04
[讨论] FPGA的blk_mem ip核延时问题 attach_img helimpopo 2023-8-18 3568 helimpopo 2023-8-19 20:55
[讨论] 请问下CIC滤波器用verilog怎么实现 荒何 2023-8-17 2591 荒何 2023-8-18 10:39
[讨论] 工作方向请教：FPGA原型验证  ...23 seulk 2013-1-9 2721838 helloamigos 2023-8-14 10:59
[讨论] verilog中生成latch的问题 zhanghanqing 2023-8-4 3691 点灯小能手 2023-8-11 17:26
[讨论] DDR和SDIMM scutlee 2023-8-8 0576 scutlee 2023-8-8 19:30
[讨论] DDR5 DUAL channel scutlee 2023-8-8 0585 scutlee 2023-8-8 15:04
[讨论] 关于DDR controller的频率 scutlee 2023-8-2 4663 scutlee 2023-8-2 20:14
[讨论] 时钟设计问题 统计局呵呵 2023-7-24 1696 zsftm 2023-7-24 13:41
[讨论] 有什么简单的方法，将一个8MHz的数据变慢成为一个1MHz的数据？ attach_img helimpopo 2023-6-12 61023 zhx_sm 2023-7-20 16:20
[讨论] 两种钟控反相器的实现方式之比较 attach_img TOPEEP108 2023-6-24 2948 TOPEEP108 2023-7-12 16:33
[讨论] 公司买了synopsys DDR PHY的IP，不会用呢 新人帖 attach_img  ...2 scutlee 2023-7-8 111720 zx7504081 2023-7-12 15:18
悬赏 [讨论] 什么是FPGA验证思维？ - [已解决] 石昊 2023-5-6 41301 石昊 2023-6-17 15:19
[讨论] 5000字！FPGA开发必须知道的五件事 attach_img 苏格不拉底 2023-4-11 21225 Cardo 2023-6-12 10:51
[讨论] A Xilinx Application has encountered an unexpected error attach_img xiangeryong333 2011-8-24 47036 beanspower 2023-5-24 09:26
[讨论] reset 信號, create_clock 優缺點 thjan65 2021-12-14 41909 ricvadim 2023-5-22 05:45
[讨论] 请教各位大牛，为什么DFT流程中，我做了LBIST，测试覆盖率反而下降了 IC菜鸟无敌 2021-7-7 42423 vivi_Tina 2023-5-17 09:04
[讨论] 关于pt端口约束的一个疑问 rv_1101 2023-5-10 1800 rv_1101 2023-5-10 20:31
[讨论] 关于axi wrapper模式的问题 nullptr 2023-5-6 1980 gerry1512 2023-5-9 21:50
[讨论] 数据传输遇到反压信号的处理？ 大家来讨论？ glace12123 2015-3-14 67942 chenxiaoyi 2023-5-6 16:12
[讨论] 删除 dodoee 2023-5-6 0926 dodoee 2023-5-6 15:26
[讨论] 请问有做过用锐化函数处理的滤波器吗 荒何 2023-5-6 0925 荒何 2023-5-6 11:49
[讨论] DC问题请教 wangli_peking 2023-4-26 81332 wangli_peking 2023-5-5 09:40
[讨论] 寄存器clk一直翻转，但D端为常值，功耗如何？ 河源皮 2019-11-29 73689 dianyubaobei 2023-5-4 18:22
[讨论] SAP孟鼎铭：HANA无意取代关系型数据库 新人帖 tzw750303 2023-4-28 1989 zh_ic_good 2023-5-4 13:35
下一页 »
12345678910... 57下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 19:46 , Processed in 0.017614 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块