数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 30663|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 719 720 721 722723724 725 726 ... 877 / 877 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


有无可短期内上班的IC验证及数字IC前端工程师？	KT胡运旺 2009-12-4	42176	zfmdcy 2010-3-3 23:25
[求助] verilog的 primitive 语句能在 Xilinx 的ISE中使用吗？	wang07 2010-1-13	13659	radiantls 2010-3-3 13:35
谁有《Self-Checking and Fault-Tolerant Digital Design》这本书啊？	hydra0802 2008-3-6	43576	radiantls 2010-3-3 13:33
[求助] 请教前辈们一些关于FPGA工程师的问题	09120058 2009-12-29	84987	radiantls 2010-3-3 13:31
[求助] 奇怪的仿真波形	zhn009 2010-3-1	12197	zhn009 2010-3-3 12:28
[求助] 用fpga实现can通信	lgt04 2010-3-2	012725	lgt04 2010-3-2 23:32
[求助] FPGA多时钟源选通问题？	lwwlww 2010-3-2	02107	lwwlww 2010-3-2 17:29
[求助] 菜鸟问时序问题	zz8318 2010-2-27	82919	memoryzz 2010-3-2 16:26
[求助] 怎么用verilog编写链表管理队列啊？	bbpfancy 2010-3-2	57302	不再回头 2010-3-2 11:05
[求助] 请教双向端口加pad的问题	jenny_guo 2009-12-22	26472	jackyliuli 2010-3-2 10:12
[讨论] 新手请教如何学FPGA	zhoujoe 2010-3-1	12619	我将真事隐去 2010-3-1 16:47
[求助] 用verilog搭建仿真环境做到自动比较比较复杂，怎么办？ ...2	bbpfancy 2010-2-21	174942	pshiue 2010-3-1 16:39
[求助] 做FPGA上板测试时候很难定位问题，大家怎么解决的？ ...2	bbpfancy 2010-2-21	135001	klhf5165 2010-3-1 16:26
[原创] 大侠请进	QHERO 2010-2-28	22451	machree 2010-3-1 11:19
[求助] 双向数据如何从FPGA中透传？	eaglelsb 2010-2-25	43080	eaglelsb 2010-2-27 09:04
[讨论] 问个问题哈	mjyu31 2010-2-27	02150	mjyu31 2010-2-27 08:49
[求助] 问问大家关于RAM与reg的问题	willwillwill 2010-2-21	84359	jianke999 2010-2-26 15:07
[求助] MAX II 的逻辑为什么不对	2004wrz 2010-2-26	12167	我将真事隐去 2010-2-26 14:46
怎样判断验证工作可以结束了？ ...2 3 4	fourrivers 2006-10-8	358758	zhaoguo4409 2010-2-26 14:24
[求助] VHDL中信号多驱动的问题	zhn009 2010-2-25	45557	zhn009 2010-2-25 12:50
[求助] 请问哪位知道该同步器的出处？	keviner 2010-2-25	22767	keviner 2010-2-25 10:27
[求助] coding style 是什么	bigassli 2010-2-25	53518	我将真事隐去 2010-2-25 10:07
[求助] VHDL语言如何设置延时？	zhn009 2010-2-23	23735	zhn009 2010-2-25 09:07
[讨论] PT8A6301 这个芯片的编码原理	ydlm42sj 2010-2-24	04316	ydlm42sj 2010-2-24 16:48
[原创] EPCS配置的奇怪问题	eeRen 2010-2-24	01386	eeRen 2010-2-24 16:48
[求助] 用libero综合出现警告	liu_jing_yang 2010-2-22	13917	liu_jing_yang 2010-2-24 13:32
[求助] 关于modelsim	branch 2010-2-7	52293	branch 2010-2-23 21:14
[求助] 同一个时钟的如何设置false_path	defflin 2010-2-20	73868	defflin 2010-2-23 10:57
[讨论] 有专门做FPGA时序分析的么？	psd0208 2010-2-21	42982	hllyh 2010-2-23 09:47
[求助] 50M时钟输入，想得到1HZ的输出时钟，大家一般怎么做分频？ ...2 3 4	haoyachuan 2009-12-22	3411148	mich_xia 2010-2-21 14:06
[求助] MODELSIM仿真XILINX器件出现错误！	xbimuyu 2010-2-20	02273	xbimuyu 2010-2-20 16:23
问问reset的问题 ...2 3 4 5	kaikai1981 2008-6-1	4611497	ecnuapple 2010-2-13 17:43
[求助] 这是什么意思？ ...2	luyuntao 2010-2-3	114477	rr253 2010-2-12 15:45
SDRAM MODE REGISTER问题	cdhqh 2004-5-27	92783	2010.02.09 2010-2-10 19:56
[求助] 累加器的复用	110500623 2009-12-18	72119	2010.02.10 2010-2-10 19:33

1 ... 719 720 721 722723724 725 726 ... 877 / 877 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 30663|排名: 7

快速发帖

站长推荐 /1