在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
请求帮助:Matlab算法转换位verilog cosmo.wang 2009-10-17 84431 fum0345 2010-5-20 12:33
[求助] Altera DCFIFO的使用问题,很急!!!! fcc124 2010-2-3 74458 kevpeng 2010-5-20 10:51
[求助] 关于信号输出对电路造成影响的问题! zhn009 2010-5-18 32252 falloutmx 2010-5-20 09:33
[转贴] 在ISE启动modelsim时遇到问题及解决方法 silencefpga 2010-5-19 13561 houjibin 2010-5-20 09:20
[求助] 请教高手帮我写个FIFO zhanglun001 2010-5-18 62241 superman0607 2010-5-19 18:38
[求助] 请高手帮忙看一个VHDL程序 attachment danielzdh 2010-5-17 52455 superman0607 2010-5-19 18:24
[原创] IC设计工资 huistu 2010-5-4 35160 nowich 2010-5-18 21:26
[讨论] 请教一个问题 attach_img  ...2 qd0090 2010-5-7 124479 qd0090 2010-5-18 20:43
[求助] 请推荐学习FPGA的书!~谢谢 wanghongyang 2010-5-18 01991 wanghongyang 2010-5-18 17:25
[求助] synplify error求助 countryhotel 2010-5-18 12402 gaurson 2010-5-18 12:53
[求助] verilog  ...2 waynb 2010-4-26 103728 wuzhanmin 2010-5-18 10:30
[求助] PlanAhead软件 lailee 2010-5-17 01821 lailee 2010-5-17 23:04
关于Altera FPGA型号的问题~~~ psd0208 2009-10-30 23919 song_song78 2010-5-17 21:12
[其它] 最便宜的EP3C25 FPGA 开发板 blue1101 2010-5-17 03303 blue1101 2010-5-17 20:56
[原创] 推荐一个欧洲华人刚建立的论坛 Gaven.Lau 2010-5-17 12314 yuanwolf2008 2010-5-17 18:39
[求助] MOdelsim仿真问题求教 vikingg 2010-5-14 72782 vikingg 2010-5-17 10:21
请看看为什么verilog仿真通过,综合通不过。 zfqhboy 2004-5-27 66356 eaglelsb 2010-5-16 14:48
求助:可综合的verilog代码的若干问题 zwrcjn 2009-4-29 72882 xp12112 2010-5-16 11:44
[求助] 如何用tcl在pt中抓出floating point? xchuang19 2010-5-16 02317 xchuang19 2010-5-16 10:15
询问:关于verilog的综合 zhangbinsniper@ 2008-1-21 83583 yuanwolf2008 2010-5-15 21:15
[请教]关于不能综合的Verilog语句的改写  ...2 cashflow 2009-10-20 134954 yuanwolf2008 2010-5-15 21:03
[求助] 关于Altera的Turbo码编译码器的IP核 skle 2010-5-15 01917 skle 2010-5-15 15:17
[求助] 新手女学生求助  ...23 jie35yi 2010-5-6 217454 jeery_lee 2010-5-15 11:41
求助 AD转换的问题! almostover 2008-5-20 23046 pyy1980 2010-5-15 11:40
[求助] FPGA设计,请教三角滤波器设计相关问题 attach_img 1067774890 2010-5-14 42796 carboying 2010-5-15 10:54
[求助] 与fpga连接的高速ad模块的型号去哪里查询啊? 小昕 2010-4-28 54343 carboying 2010-5-15 10:53
[求助] 急急急!fwrite输出有符号? 110500623 2010-5-14 22454 110500623 2010-5-15 09:50
[求助] 关于FPGA内部各逻辑块之间的延时如何测量 gemini_happy 2010-5-14 32573 rr253 2010-5-15 08:01
[原创] 关于 verilog 的用法  ...2 yzzzy2003 2010-4-23 124492 rr253 2010-5-15 07:52
Xilinx配置入门指南.pdf attachment hehugang 2007-6-8 42594 countryhotel 2010-5-14 21:57
[讨论] 下班了,下班了 jium007 2010-5-14 12538 yuanwolf2008 2010-5-14 19:14
[讨论] ad芯片的时钟频率和采样率的关系 小昕 2010-5-4 26912 blackspy 2010-5-14 15:28
[求助] debussy5.4 or 5.3在波形切换时总是出错 nwumengfei 2010-5-14 15213 gaurson 2010-5-14 13:37
[求助] 新手的求助 danielzdh 2010-5-13 32245 falloutmx 2010-5-14 11:11
请教:EDIF文件的使用问题 angelojiang 2008-7-11 14796 cgf060219 2010-5-13 16:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 19:01 , Processed in 0.067387 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块