在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6439|回复: 9

[求助] 关于ise布局布线的问题!!(在线急等)

[复制链接]
发表于 2010-6-21 11:13:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我是刚开始学习FPGA的菜鸟,现在在做一个小项目,遇见一个布局布线方面的问题,一直解决不了,希望大家能给点指导意见,到底是哪里出现问题,应该怎么样来解决这问题,谢谢大家了!!
错误提示如下:
FATAL_ERRORortabilityortDynamicLib.c:358:1.27 - dll open of library <F:/Xilinx91i/xilinx/bin/nt/libPlXil_Clocks.dll>
   failed due to an unknown reason.   Process will terminate. For more information on this error, please consult the
   Answers Database or open a WebCase with this project attached at http://www.xilinx.com/support.
发表于 2010-6-21 11:28:42 | 显示全部楼层
看看下面这个网页,貌似是个已知的问题。希望有所帮助~~
http://www.xilinx.com/support/answers/29153.htm


大家好,我是刚开始学习FPGA的菜鸟,现在在做一个小项目,遇见一个布局布线方面的问题,一直解决不了,希望大家能给点指导意见,到底是哪里出现问题,应该怎么样来解决这问题,谢谢大家了!!
错误提示如下:
FATA ...
kuloloo 发表于 2010-6-21 11:13

 楼主| 发表于 2010-6-21 11:54:28 | 显示全部楼层
2# airland
谢谢啊,不过这个我也看过了,貌似也解决不了问题啊
我用的是9.1i sp3版本吧,是9.1的最高版本了,网上找了好半天的资料也没有实质性的进展,还是谢谢你了
发表于 2010-6-23 11:07:38 | 显示全部楼层
如果不是设计的问题,有可能是平台运作出了问题。
可以重新建个工程试试
 楼主| 发表于 2010-6-24 16:42:13 | 显示全部楼层
谢谢大家了,这个问题差不多给解决了!!
多多向大家学习,多多交流!!!
发表于 2010-6-25 23:09:23 | 显示全部楼层
怎么解决的呀
发表于 2010-6-27 23:18:54 | 显示全部楼层
同问怎么解决的
 楼主| 发表于 2010-7-2 14:18:24 | 显示全部楼层
7# oceanpie
好像是在代码中设置管脚属性吧,具体我也忘了,不知道我做了笔记了没,如果做了我待会找出来,和大家分享吧
 楼主| 发表于 2010-7-2 14:35:13 | 显示全部楼层
我之前一直是这个管脚处错误i,我这样定义了其管脚的属性过后,就没出错了,但是貌似在下一步又出现了其他的问题,不知道和这有关系没
attribute clock_buffer : string;
attribute clock_buffer of "fosc_j" : signal is "IBUFG";
发表于 2010-7-5 21:11:41 | 显示全部楼层
学习中。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 06:14 , Processed in 0.026626 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表