在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: gwj221

[原创]在逻辑电路中的RESET信号到底用高电平好还是低电平好?

[复制链接]
发表于 2010-5-31 08:36:36 | 显示全部楼层
一般常用低电平复位,异步复位,同步释放
发表于 2010-6-9 00:23:56 | 显示全部楼层
同意7楼,另外我们应该看到的是一般pcb板子上常见的reset是RC电路,在上电的时候是低电平,过一会儿变为高电平,所以习惯低有效。
另外,低电平比较好定义,接到GND,大家就都没有歧义了,如果是高电平,到底是3。3v还是5V呢?所以跨IC的使能信号低电平的比较常见。

当然在IC内部高低都无所谓。
发表于 2010-6-10 14:03:33 | 显示全部楼层
看你库里的cell了
发表于 2010-6-10 21:22:44 | 显示全部楼层
顶CliffZhang 大神的
发表于 2010-6-12 14:15:57 | 显示全部楼层
长见识了!!!!
发表于 2010-6-12 20:50:58 | 显示全部楼层
CliffZhang说的好,还有一个可以考虑,看库中的时序器件支持什么样的复位
发表于 2010-6-13 16:08:06 | 显示全部楼层
平常接触比较多的是低电平复位,不过还真没思考过这个问题
发表于 2010-6-13 17:05:32 | 显示全部楼层
good!
发表于 2010-6-18 17:48:33 | 显示全部楼层
5楼说的有道理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 03:27 , Processed in 0.021721 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表