EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 52 |主题: 26580|排名: 3

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 57 58 59 606162 63 64 65 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] VESA-DMT-1.10、1.12、1.13	LuckyCoCo 2022-5-17	85933	tapasvss 2024-8-20 11:56
[资料] 仪器分析导论第2版第4册IRNMRMSUV数据集	zjllh 2015-7-9	23112	jack_20150410 2024-8-20 10:05
[资料] 视频解密中英文第五版	LuckyCoCo 2022-5-13	44401	ic886 2024-8-19 19:54
[资料] 开源软核处理器_OpenRisc的SOPC设计 ...2	leasor 2015-7-25	147872	kinglongzh 2024-8-19 17:56
[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog ...2 3	ffq513 2020-9-11	2111655	ic886 2024-8-19 17:27
[原创] 谁能帮忙下载这篇博士论文啊？	orientview 2024-6-30	52694	419708 2024-8-19 17:26
[原创] 异步FIFO verilog源码，及简单的testbench ...2	ffq513 2020-9-6	159063	ic886 2024-8-19 17:03
[讨论]乘法器原理与设计 ...2 3 4 5 6..21	brotherjam 2005-3-16	20682338	秦时明月sw 2024-8-19 16:22
[求助] 有做硬件算法相关的朋友吗，想找一本书的资源！	x198421 2024-8-14	22375	x198421 2024-8-19 14:31
[原创] 求助各位前辈，用coreConsultant 做综合一直报 invalid value for the pinloadtype。	oldyounger 2022-8-30	23069	oldyounger 2024-8-16 16:32
[资料] systemverilog功能与验证源代码+书籍 ...2 3 4 5 6..17	guolehaohao 2013-8-20	16565378	binnq 2024-8-16 11:10
[资料] 中文FPGA又一神作级资料《玩转IP CORE》 18篇全收录 ...2 3 4 5 6..56	qingshang209 2014-3-16	551127946	binnq 2024-8-16 10:56
[招聘] ,北京,杭州存算一体企业要资深数字设计/经理	梁山伯与猪硬来 2024-8-16	01926	梁山伯与猪硬来 2024-8-16 10:13
[求助] 求书：《FPGA深度解析》 ...2 3 4 5	StevenYwh 2021-4-9	4522454	ic886 2024-8-15 20:38
设计SPDIF需要的标准 ...2 3 4 5 6..12	john811136 2009-9-11	11646577	dhzhanghui 2024-8-15 17:42
[资料] STARC RTL 编码风格规范 ...2 3 4	stone14041 2011-2-19	3420870	binnq 2024-8-15 17:14
[资料] i2c_slave可综合的IP ...2 3 4 5	lcslcs2000 2010-8-17	4323472	hawkheng1973 2024-8-15 14:15
FPGA 设计全流程 ...2	cyruscyx 2008-9-6	106823	woo2005 2024-8-14 23:00
[资料] SDIO中文版2.0 手译 ...2	jzzhang 2022-9-6	106872	jw216 2024-8-14 19:04
[资料] 再次回馈论坛--IC设计经典书籍大汇总！ ...2 3 4	天易飞飏 2011-6-20	3721508	evansen 2024-8-14 09:15
[原创] 搞了一晚上终于搞定incisive 15.20的license。 ...2 3 4 5 6..12	kly_dream 2018-12-16	11455827	ZixunWang 2024-8-14 00:39
[资料] 《一起来学Cadence Allegro高速PCB设计》——32节高清视频+配套案例文件 ...2	shejidedao 2020-10-19	199645	及吾无身 2024-8-13 11:02
两本很好的系统总线方面的书(Soc Bus) ...2 3 4 5 6..20	jrzhang 2008-6-11	19755050	liuppeng 2024-8-13 10:28
[资料] Hf-Based High-k Dielectrics_Process Development	cschiu 2010-5-6	95799	VicWang 2024-8-12 15:16
[资料] SD卡verilog仿真模型 ...2 3 4 5 6..9	jacky.sun 2011-1-5	8343026	sayangcinta 2024-8-12 13:18
[资料] Spyglass CDC Rules Reference Guide	ICer_hao 2024-3-7	63361	Guoyy 2024-8-12 11:11
[原创] SOC architecture project ...2	tpungi 2020-9-25	146348	im.leo 2024-8-12 10:20
[资料] ☆Verilog HDL高级数字设计 by Michael D. Ciletti 课后答案☆ ...2 3 4 5	zhuyeyi 2011-4-19	4313794	weave 2024-8-11 10:34
[资料] pg195	lijunjie111 2024-8-6	2893	im.leo 2024-8-11 08:58
求《数字集成电路分析与设计——深亚微米工艺》答案 ...2 3 4	0000058520 2008-10-26	3516070	cmmjava 2024-8-10 18:08
[资料] 软件交换catapult C (HLS)2020 ...2 3	cxyfisher 2021-2-21	238326	nuaaceieyty 2024-8-10 11:02
[资料] cmn600手册交流学习	ASIC搬砖达人 2024-8-7	21020	janelea 2024-8-9 20:24
[资料] AI芯片基础关键参数	芯电图 2024-8-9	0942	芯电图 2024-8-9 14:50
[资料] ANALOG BEHAVIORAL MODELING WITH THE VERILOG-A LANGUAGE ...2 3 4	cniclayout 2016-9-14	3510775	skahill 2024-8-9 14:48
DDR PHY标准,规范DDR Controller设计 ...2 3 4 5 6..22	free2bird 2007-6-13	21945050	Passez 2024-8-9 14:39

1 ... 57 58 59 606162 63 64 65 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 52 |主题: 26580|排名: 3

快速发帖

浏览过的版块

站长推荐 /3