数字IC设计资料(IC前端|FPGA|ASIC) 今日: 21 |主题: 26625|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 57 58 59 606162 63 64 65 ... 761 / 761 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


ethernet--verilog源码 ...2 3 4 5 6..8	taoyuetao 2005-7-20	7939700	gubels 2024-10-15 10:51
[资料] 关于运放参数的详细解释与分析	mmm906 2020-4-17	82633	xdrxdr 2024-10-15 07:11
[资料] VCS-MX命令用法总结(个人总结) ...2	xumingweiaa 2022-6-4	124884	skahill 2024-10-14 21:55
[原创] 【Springer 2008】The Verilog® Hardware Description Language, 5th Edition ...2 3 4 5 6..15	benemale 2008-9-14	14740711	zhb9103 2024-10-14 21:08
[资料] 逻辑电路设计DE2-115实战宝典 ...2 3 4 5 6..18	平凡的足迹 2014-5-22	17662912	卡卡布 2024-10-14 16:28
[资料] 异步FIFO结构(写得很好，强烈推荐) ...2 3 4 5 6..46	dianzi67 2010-8-17	453100379	siposi 2024-10-13 19:21
[求助] 如图，为什么代码这部分不能实现打一拍？	月明初上浪东楼 2023-12-1	32509	mailforreg1 2024-10-13 14:03
[资料] 英伟达相关研究报告分享	芯电图 2024-10-13	01258	芯电图 2024-10-13 11:06
[资料] Advanced Digital Design with the Verilog HDL ...2 3 4 5 6..13	gambolrf 2010-4-23	12233494	scion 2024-10-13 09:49
[资料] LVDS 详细解释，包含电气和协议，自己整理的，不是行业spec ...2	奋斗的IC工程师 2018-12-4	2011255	clslhy 2024-10-12 22:00
[资料] 各位巨佬门, 谁有tessnet 2022版的虚拟机或者全套文档吗?	23343woaiic 2024-10-12	0636	23343woaiic 2024-10-12 15:59
发JSSC上的最新的microprocessor和memory的papers,都是最近3年的 ...2 3 4 5 6..13	corespirit36 2008-7-19	12533034	birdhappy 2024-10-12 15:41
[资料] uvm1.1d(2013年最新版) ...2 3	supermanqc 2013-12-30	2110773	547925053 2024-10-12 09:04
[资料] 【基于Quartus II的数字系统Verilog HDL设计实例详解】周润景著【中文清晰版】 ...2 3	一岁就很帅 2019-2-26	246881	lmyyjx 2024-10-12 00:09
[资料] Verilog全套PDF课件（含quartus教程） ...2 3 4	cnx 2014-11-13	309436	lmyyjx 2024-10-11 23:48
[资料] [计算机组成与设计.硬件.软件接口].Computer.Organization.and.Design,Third.Edition ...2 3 4 5 6..7	palacio 2011-4-26	6019703	bysg312 2024-10-11 22:09
[资料] 异步电路设计原理-英文版 ...2 3	hyeneo 2013-9-25	2510181	北雪初晴 2024-10-11 20:01
夏宇闻著作：从算法设计到硬线逻辑的实现（免费！！！！！） ...2 3 4 5 6..249	jackywangwen 2005-12-31	2489261210	北雪初晴 2024-10-11 19:58
[资料] Advanced Verification Topics ...2 3 4 5	baddy2323 2012-9-22	4118783	dengqing1002 2024-10-11 14:59
Principles of Verifiable RTL Design.2nd.Edition.pdf ...2 3	chiguoquan 2009-8-30	205292	azzzztec 2024-10-11 03:25
[求助] VCS仿真卡住，无法生成verdi波形文件 - [已解决] ...2	hwhhyh25 2021-2-15	1313976	liuyuanhuiHUST 2024-10-10 14:36
[资料] Verilog语言的IEEE标准（2005版） ...2 3	catannie 2016-10-18	2512970	ic886 2024-10-10 10:48
[2008 6月新书] CMOS SRAM Circuit Design and Parametric Test ...2 3 4 5 6..31	jacocobi 2008-6-3	30666446	hbz2010 2024-10-10 09:54
[资料] M3 M0交换学习资料	ASIC88TOM 2024-7-26	61612	fengsui 2024-10-10 05:35
[资料] signed 2's complement 和signed 1's complement 区别	浪海 2020-6-30	44396	catannie 2024-10-9 19:00
cadence版图设计教程和仿真教程 ...2 3 4 5 6..63	kongchau 2008-12-18	62997976	i0977454522 2024-10-9 16:32
[资料] 综合与时序分析的设计约束 Synopsys设计约束(SDC).pdf ...2	tengjiexx 2023-5-6	126292	PYGH 2024-10-8 19:34
[资料] 基于FPGA的软件无线电DDC设计 ...2 3 4 5 6..7	智慧棒 2012-1-27	6023643	rfyong 2024-10-8 17:27
FPGA在软件无线电中的应用	cooperation 2007-4-1	82699	zhangming325 2024-10-8 16:09
[求助] 求问！Synopsys Designware库中数据是从哪个流程优化来的？	Moumo 2024-3-1	21507	Patrick0809 2024-10-8 15:53
[求助] verdi创建的.v文件导入报错，求解	木石 2017-9-5	55633	Patrick0809 2024-10-8 15:48
[求助] [求助] synopsys的vcs安装有误——/bin/sh: 0: Illegal option -h	great_sun 2024-4-20	11265	Patrick0809 2024-10-8 14:50
[资料] 基于FPGA的软件无线电高级培训班的精品资料 ...2	智慧棒 2011-8-21	195915	zhangming325 2024-10-8 14:21
[资料] FPGA-Verilog学习之红外接收解码_红外接收源码	明德扬教育 2017-8-3	73827	keenboyee 2024-10-8 11:08
Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar ...2 3 4 5 6..31	chengzhenjun 2007-3-31	30451143	ic886 2024-10-7 22:38

1 ... 57 58 59 606162 63 64 65 ... 761 / 761 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 21 |主题: 26625|排名: 4

快速发帖

浏览过的版块

站长推荐 /1