在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chengzhenjun

Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar

[复制链接]
发表于 2007-6-19 11:48:38 | 显示全部楼层
哦,HOHO,看看吧
发表于 2007-6-24 11:20:27 | 显示全部楼层
收藏了,多谢
头像被屏蔽
发表于 2007-7-12 08:45:39 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-7-12 13:56:57 | 显示全部楼层
我要下了,谢谢
发表于 2007-7-13 20:47:26 | 显示全部楼层
谢谢分享了啊 ~
发表于 2007-8-8 09:02:17 | 显示全部楼层
学习中,谢谢分享
发表于 2007-9-5 16:05:34 | 显示全部楼层
不能不感谢这些支持我们学习的人
发表于 2007-9-6 04:03:05 | 显示全部楼层
谢谢!下了看看!
发表于 2007-9-10 00:30:16 | 显示全部楼层
看一下.学习学习
发表于 2007-9-10 21:10:03 | 显示全部楼层

哈哈,

太感谢了啊,哈哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 22:25 , Processed in 0.020801 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表