在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chengzhenjun

Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar

[复制链接]
发表于 2007-4-24 15:24:41 | 显示全部楼层
您真是雪中送炭阿,正在学习,谢谢了
发表于 2007-4-26 08:35:58 | 显示全部楼层
xilink的东西很好
发表于 2007-5-1 16:44:33 | 显示全部楼层
谢谢分享~~
发表于 2007-5-2 13:08:29 | 显示全部楼层
这个是不是发过了??
头像被屏蔽
发表于 2007-5-2 14:49:55 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-6-1 11:05:45 | 显示全部楼层
3x you
发表于 2007-6-1 11:06:37 | 显示全部楼层
3x you
发表于 2007-6-1 16:26:03 | 显示全部楼层


原帖由 chengzhenjun 于 2007-3-31 23:32 发表
Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar



这个要好好看一下,很有用的东西!
发表于 2007-6-9 12:05:34 | 显示全部楼层
好东西永远支持
发表于 2007-6-9 13:02:15 | 显示全部楼层

ha o

学习一下,看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 21:36 , Processed in 0.021209 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表