EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...

1 ... 3 4 5 6 789 10 11 12 ... 31 / 31 页下一页

楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

[复制链接]

wangwei_ime

发表于 2008-7-30 17:16:31 | 显示全部楼层

好东西。谢谢

回复支持反对

wangwei_ime

发表于 2008-7-30 17:25:20 | 显示全部楼层

Have a look.Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

alex4138

发表于 2008-8-2 13:53:28 | 显示全部楼层

Thanks~~~~

回复支持反对

happygadbee

发表于 2008-8-3 09:01:04 | 显示全部楼层

下载下来看看

EETOP创芯人才网职位发布入口

回复支持反对

vhdlverilog

发表于 2008-8-3 13:16:25 | 显示全部楼层

ie a xieixe

EETOP创芯人才网简历投递入口

回复支持反对

chenzhiquan

发表于 2008-8-4 17:24:07 | 显示全部楼层

楼主幸苦了

EETOP创芯人才网职位发布入口

回复支持反对

hiworld1970

发表于 2008-8-5 08:58:43 | 显示全部楼层

下来看看，谢谢。

EETOP创芯人才网简历投递入口

回复支持反对

kevinwjs

发表于 2008-8-5 09:39:01 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

basai1

发表于 2008-8-5 11:47:20 | 显示全部楼层

kan kan !

EETOP创芯人才网简历投递入口

回复支持反对

kevinwjs

发表于 2008-8-5 15:52:06 | 显示全部楼层

qqqqqqqqqqqqqqq

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 31 / 31 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-1-31 20:51 , Processed in 0.026671 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

下载下来看看

站长推荐 /1