在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chengzhenjun

Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar

[复制链接]
发表于 2008-4-11 09:30:58 | 显示全部楼层
看看。。。
发表于 2008-4-11 13:44:12 | 显示全部楼层
很好的資料,感謝大大無私的分享。
发表于 2008-4-12 07:12:19 | 显示全部楼层
kankan
发表于 2008-4-13 22:38:30 | 显示全部楼层
用的就是这个流程,看看
发表于 2008-5-18 10:46:12 | 显示全部楼层
Thanks for sharing!!
头像被屏蔽
发表于 2008-5-25 19:11:05 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-6-13 21:16:05 | 显示全部楼层
很好啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
发表于 2008-6-27 23:27:28 | 显示全部楼层
shouxia,xiexie
发表于 2008-7-1 17:00:13 | 显示全部楼层
看看!
发表于 2008-7-9 18:57:29 | 显示全部楼层
kankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 07:27 , Processed in 0.029032 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表