在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: chengzhenjun

Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar

[复制链接]
头像被屏蔽
发表于 2009-2-4 23:35:37 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2009-2-23 14:30:16 | 显示全部楼层
想看就得银两阿
回复 支持 反对

使用道具 举报

发表于 2009-2-23 22:52:28 | 显示全部楼层
eetopeetopeetopeetop
回复 支持 反对

使用道具 举报

发表于 2009-2-24 10:22:49 | 显示全部楼层
完整一套流程吗,值得学习下
回复 支持 反对

使用道具 举报

发表于 2009-2-24 17:00:53 | 显示全部楼层
很好很强大
回复 支持 反对

使用道具 举报

发表于 2009-2-24 21:12:51 | 显示全部楼层
正需要呢,不知是不是中文的
回复 支持 反对

使用道具 举报

发表于 2009-2-24 23:03:41 | 显示全部楼层
谢谢了!
回复 支持 反对

使用道具 举报

发表于 2009-2-25 08:27:13 | 显示全部楼层
have a study
回复 支持 反对

使用道具 举报

发表于 2009-2-25 08:54:53 | 显示全部楼层
正在看
回复 支持 反对

使用道具 举报

发表于 2009-2-25 13:52:47 | 显示全部楼层
看看,,
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-19 15:29 , Processed in 0.018230 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表