设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...

1 ... 11 12 13 141516 17 18 19 ... 31 / 31 页下一页

发新帖

楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

发表于 2010-3-27 22:07:21 | 显示全部楼层

thanks

回复支持反对

发表于 2010-3-30 08:41:00 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-30 12:21:28 | 显示全部楼层

看看，学习下

回复支持反对

发表于 2010-3-30 20:27:01 | 显示全部楼层

这个小一点

回复支持反对

发表于 2010-3-30 20:58:02 | 显示全部楼层

谢谢我先看看再说

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-25 20:10:49 | 显示全部楼层

xie xiwe kank kn

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-29 12:20:33 | 显示全部楼层

1# chengzhenjun

看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-29 13:22:55 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-30 00:47:41 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-30 15:15:58 | 显示全部楼层

不错，支持！

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 31 / 31 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-29 19:09 , Processed in 0.022059 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表