在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4865|回复: 24

[资料] 【基于Quartus II的数字系统Verilog HDL设计实例详解】周润景 著【中文清晰版】

[复制链接]
发表于 2019-2-26 10:58:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于Quartus II的数字系统Verilog HDL设计实例详解_[周润景 著][电子工业出版社][2010][430页].haozip01.zip (12 MB, 下载次数: 168 )
基于Quartus II的数字系统Verilog HDL设计实例详解_[周润景 著][电子工业出版社][2010][430页].haozip02.zip (12 MB, 下载次数: 152 )

基于Quartus II的数字系统Verilog HDL设计实例详解_[周润景 著][电子工业出版社][2010][430页].haozip03.zip (12 MB, 下载次数: 152 )

基于Quartus II的数字系统Verilog HDL设计实例详解_[周润景 著][电子工业出版社][2010][430页].haozip04.zip (3.05 MB, 下载次数: 94 )
发表于 2019-2-26 14:18:29 | 显示全部楼层
谢谢分享
发表于 2019-2-26 14:24:06 | 显示全部楼层
xxfxxxfxxxx
发表于 2019-2-26 20:03:42 | 显示全部楼层
thanks
发表于 2019-2-27 01:03:13 | 显示全部楼层
回复 1# 一岁就很帅


   感谢分享,呵呵。
发表于 2019-2-27 21:37:44 | 显示全部楼层
谢谢楼主,正在找这种资料。
发表于 2019-3-3 16:23:22 | 显示全部楼层
多谢楼主分享书籍
发表于 2019-3-3 17:41:05 | 显示全部楼层
感谢分享,呵呵。
发表于 2019-3-7 15:51:51 | 显示全部楼层
thanks
发表于 2019-3-7 19:48:06 | 显示全部楼层
dignyigexian
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:24 , Processed in 0.021629 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表