设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【基于Quartus II的数字系统Verilog HDL设计实例详解】 ...
123下一页
返回列表 发新帖
楼主: 一岁就很帅

[资料] 【基于Quartus II的数字系统Verilog HDL设计实例详解】周润景 著【中文清晰版】

[复制链接]
shancjb
发表于 2019-3-7 19:48:59 | 显示全部楼层
dingyiexain
回复 支持 反对

举报

始终在路上
发表于 2019-3-11 15:57:19 | 显示全部楼层
谢谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

星辰0000
发表于 2019-3-11 16:33:10 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

星辰0000
发表于 2019-3-11 16:37:32 | 显示全部楼层
解压不了
回复 支持 反对

举报

emperor540
发表于 2019-7-9 15:58:23 | 显示全部楼层
太感恩分享囉
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liulwn1
发表于 2019-8-7 10:22:03 | 显示全部楼层
文件损坏
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

静书剑心
发表于 2019-9-12 09:09:41 | 显示全部楼层
文件损坏，解压不了:):):):):):):)
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

szdgsz
发表于 2020-6-11 16:43:04 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

szdgsz
发表于 2020-6-11 16:50:27 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

szdgsz
发表于 2020-6-11 16:58:28 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:30 , Processed in 0.025730 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表