设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)
收藏本版 (173) |订阅

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 18 |主题: 26503|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] FPGA时序约束分享03_input delay约束 attach_img chop147 2022-5-11 52980 skahill 2024-6-11 14:38
[资料] UCIe Spec V1.0 PDF attachment  ...23456..13 wtyytw 2022-3-5 12826383 TXY_MESSI 2024-6-11 11:40
Synopsys systemverilog DPI workshop 2008 attachment  ...23456..27 lmz05 2009-8-13 26443756 jinyichu 2024-6-11 10:52
[原创] VIVADO HLS 教程和示例 attachment  ...2 wyb872061036 2020-2-14 135389 oklala 2024-6-10 20:07
[资料] 基于Kintex-7 FPGA的核心板电路设计 attach_img chop147 2023-1-9 11896 ic886 2024-6-8 23:10
[原创] XILINX偶然加载不成功的问题原因及解决方法 attach_img chop147 2022-2-24 22234 ic886 2024-6-8 22:22
[原创] 【原创】​你必须要掌握的 Verilog语法知识点 | Verilog语法笔记私人总结版 attach_img chop147 2020-3-4 43035 ic886 2024-6-8 21:57
[资料] FPGA时序约束分享02_时钟约束 attach_img chop147 2022-3-18 11692 ic886 2024-6-8 21:53
[资料] FPGA时序约束分享02_时钟约束 attach_img chop147 2022-3-21 11816 ic886 2024-6-8 21:49
[原创] FPGA时序约束分享01_约束四大步骤 attach_img chop147 2022-3-9 22423 ic886 2024-6-8 21:45
[原创] 删除 Summer0 2024-6-8 0804 Summer0 2024-6-8 13:08
[资料] pcie 1.0 and 2.0 vhost-master 代码 新人帖 attachment  ...2 zhanweisu33 2019-4-3 184949 chy_sin 2024-6-8 02:32
牛级书：数字信号处理的FPGA实现(第3版) attachment  ...23456..64 loveineda 2008-2-27 63895117 binnq 2024-6-7 15:38
[资料] VerilogHDL高级数字设计（第二版）完整书签 attachment tengjiexx 2023-5-6 82441 binnq 2024-6-7 15:32
[资料] GVIM用户手册.pdf attachment tengjiexx 2023-5-6 52333 binnq 2024-6-7 15:29
[资料] 华为海思2021数字IC笔试题 解析 attachment  ...2 sun327130352 2023-2-12 164770 binnq 2024-6-7 15:12
[资料] Linux命令大全和VIM attachment 齐天大胜 2024-5-29 5951 binnq 2024-6-7 15:00
[资料] FPGA之道（251MB超清版） attachment  ...23456..8 ywq930903 2021-3-27 7214870 binnq 2024-6-7 14:42
[资料] 互换IP new_stype_feel 2024-4-12 31184 fengwei2022 2024-6-7 14:39
[原创] linux 下license的自动启动 lmgrd attachment  ...23456..7 yans6 2012-3-9 6934593 集成浅水鱼 2024-6-7 11:53
[资料] FPGA设计-基于团队的最佳实践 attachment  ...23 liguchu 2024-4-26 222577 品博锦取_2021 2024-6-7 11:32
[原创] 数字集成电路设计流程(通俗易懂) attachment digest  ...23456..11 Tonyhai 2010-12-30 10747385 品博锦取_2021 2024-6-7 11:23
[资料] CPLD_FPGA高级应用开发指南 attachment  ...2 liguchu 2024-5-4 151740 品博锦取_2021 2024-6-7 11:20
[资料] 功耗分析方法详解(power compiler) attachment  ...23456..9 zqtzm 2013-6-19 8331903 潛龍勿用 2024-6-7 10:04
[资料] Xilinx系列FPGA芯片IP核详解_刘东华_2013_中文扫描版.pdf attach_img  ...2 MarioZ 2022-7-29 103275 hclin 2024-6-7 02:57
[资料] Vijay A.Nebhrajani 的《异步FIFO结构》英文原版 attachment  ...2345 xrmray 2014-9-16 4918769 binnq 2024-6-6 15:58
[资料] PYNQ-Z2 使用手册 attachment 北极的星辰 2024-6-3 3862 binnq 2024-6-6 13:46
[资料] 《高级asic芯片综合》(第2版)(翻译版) attachment  ...234 YYTONG 2022-7-7 337915 binnq 2024-6-6 12:03
[原创] Verilog与SystemVerilog编程陷阱.pdf attachment tengjiexx 2023-5-6 91981 ic886 2024-6-6 11:43
[资料] IEEE Std 1800-2017 SystemVerilog attachment tengjiexx 2023-5-8 22005 ic886 2024-6-6 10:59
xilinx时序约束培训教材 attachment  ...23456..9 zqs0394 2009-4-1 8326004 吕归尘 2024-6-5 22:31
[资料] 两篇异步FIFO设计经典论文 attachment ICer_hao 2024-3-7 11259 ic886 2024-6-5 21:46
[资料] EIA-CEA-861协议 attachment  ...2 西门村村 2018-6-20 186644 binnq 2024-6-5 18:02
[求助] 求一份Gen-z core specification规范资料 Giggle弟 2024-5-30 1620 binnq 2024-6-5 17:55
[资料] synopsys dft bsd teraMAX 学习 attachment  ...23456 liust 2011-10-24 5220344 binnq 2024-6-5 17:23
下一页 »
1 ...596061626364656667... 758下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 23:27 , Processed in 0.065106 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块