EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence training material: from RTL to GDS

1 234 / 4 页下一页

楼主: foot

[资料] cadence training material: from RTL to GDS

[复制链接]

hjiahu

发表于 2024-1-28 15:26:51 | 显示全部楼层

多谢分享

回复支持反对

qwe9991

发表于 2024-1-28 19:12:36 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

gubels

发表于 2024-3-24 01:35:34 | 显示全部楼层

Tnx.. for sharing

回复支持反对

yuanpin318

发表于 2024-3-25 13:50:22 | 显示全部楼层

谢谢，收藏了

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-4-1 16:36:36 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

chipdesign

发表于 2024-4-1 22:44:31 | 显示全部楼层

3gu!!!!!!!!!!!!!!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-4-7 11:16:46 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

rnysun

发表于 2024-4-21 13:15:09 | 显示全部楼层

thansk

EETOP创芯人才网职位发布入口

回复支持反对

skahill

发表于 2024-4-22 17:05:21 | 显示全部楼层

Thanks for sharing...

EETOP创芯人才网简历投递入口

回复支持反对

pradeepmadhava1

发表于 2024-5-13 02:33:32 来自手机 | 显示全部楼层

Thanks

回复支持反对

1 234 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-5 16:10 , Processed in 0.021048 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] cadence training material: from RTL to GDS

站长推荐 /1