设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (493) |订阅

Layout讨论区 今日: 0|主题: 13092|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[转贴] 提后仿文件时，rule.c文件报错，大家帮忙看看 attach_img  ...2 zr919491579 2021-6-22 144632 zr919491579 2021-6-29 09:48
[求助] 新手科普 Williams00 2021-6-25 24175 Williams00 2021-6-28 14:34
[求助] bindkey部分快捷键丢失 新人帖 alice7caoqing 2021-6-26 22020 刚会飞的菜鸟 2021-6-28 14:24
[求助] 用cdl跑lvs还会出现这个让我选原理图的窗口，有老哥遇到过吗 attach_img  ...2 不许来我家干饭 2021-6-16 113802 Zeit 2021-6-25 17:26
[求助] Virtuoso版图层次厚度 lisongyue 2021-6-23 63922 lisongyue 2021-6-24 11:27
[求助] Group attach_img  ...23 jdwdnl 2020-6-22 228903 hc999 2021-6-24 09:32
[求助] 怎样定义一个skill变量 新人帖 attachment scmyhbj 2019-12-16 43453 wjj3350217 2021-6-23 22:38
悬赏 [求助] 紧急求助，layout加入DNW后，器件类型错误。 - [已解决] attachment  ...2345 a18346182703 2016-12-9 4321551 jtshi 2021-6-23 19:28
[求助] 创建polygon和Rectangle的函数怎嘛用 Williams00 2021-6-23 11482 DemoYe 2021-6-23 16:23
[求助] mom后仿时用了hcell和xcell，但版图和电路提出来的器件类型不同会有warning 新人帖 attach_img sdhuang 2021-3-18 22682 sdhuang 2021-6-23 16:00
悬赏 [求助] 为什么Antanna Dio不需要加在ADA的信号signal上？ 新人帖 - [悬赏 10 信元资产] Crazyfeng. 2021-6-3 52330 Crazyfeng. 2021-6-23 13:32
[原创] 反向隔离管判断 库库葡萄李 2021-6-22 82133 库库葡萄李 2021-6-23 13:21
[求助] lvs与非门pin接反识别不出来 newlayout 2021-6-22 41914 newlayout 2021-6-23 11:33
[求助] PEX求助 attach_img xy20190211 2021-6-23 73244 carter_jim 2021-6-23 10:49
[求助] drc报错，跪求大佬看看，在线等，非常急 attach_img  ...2 pl555 2021-4-25 124076 volcky2001 2021-6-23 10:01
[求助] active对m1走线的影响 幽影 2021-4-4 52153 TommyShelby 2021-6-22 15:38
[求助] 屏蔽线 库库葡萄李 2021-6-21 52502 库库葡萄李 2021-6-22 13:16
[求助] 标准单元浮空gate LVS报错 蛋zizi 2021-6-19 51901 光非 2021-6-21 20:27
悬赏 [原创] Laker与Calibre之间无连结 - [悬赏 300 信元资产] attach_img unrestrained03 2021-6-21 02254 unrestrained03 2021-6-21 17:31
[原创] 好人们：谁能说说 Virtuoso XL ( IC5.1.41 ) 有自动 拉线 的功能吗 ?  ...2 james0933 2014-12-8 148528 啊鲁巴 2021-6-21 15:44
悬赏 [求助] abstract问题 - [悬赏 300 信元资产] attach_img dongjunjie 2018-11-21 63518 e914541350 2021-6-21 14:00
悬赏 [求助] 提LEF报错问题，希望好心人帮忙看看 - [悬赏 20 信元资产] attach_img zr919491579 2021-6-18 12030 tcx963258 2021-6-21 13:45
[求助] 关于驱动能力 qgc123456 2021-6-19 22082 tcx963258 2021-6-21 13:43
[求助] 最小工艺尺寸的MOS管还能拆分来四分交叉画对称的版图吗 hjc19951212 2021-6-2 41768 hjc19951212 2021-6-21 12:44
[求助] 不同工艺 如何保证gds导入/导出时 层不会错乱 蛋zizi 2021-6-15 62317 zr919491579 2021-6-21 11:21
[求助] 怎么样添加sheild连线 Study_ZZL1234 2021-6-19 21679 刚会飞的菜鸟 2021-6-21 10:57
[求助] powermose管的几种省面积的画法(已解决) professor_h 2012-3-10 96850 hehuachangkai 2021-6-21 10:11
[求助] globel foundry 工艺中不带nwell的pmos和带nwell但不带DNW的noms如何圈guardring? 新人帖 113a111 2021-6-16 41686 zlun1987 2021-6-18 22:02
[求助] 求问tsmc的std cell库的两个cell attach_img qgc123456 2021-6-18 63565 qgc123456 2021-6-18 20:26
[原创] cadence ic617中DRC，LVS都通过，PEX通不过，出了什么问题 新人帖 attach_img dadawan 2019-6-21 44974 ansu94 2021-6-18 17:15
[求助] 求助 新人帖 芯adc 2021-6-12 21706 小木子啦 2021-6-18 16:08
悬赏 [求助] abstrace提取lef第一步PINS遇到的2个问题 - [已解决] attach_img zr919491579 2021-6-18 22257 zr919491579 2021-6-18 15:37
[求助] LVS 出现了一些warning 不知道是什么 attach_img Williams00 2021-6-16 31327 luojh19960316 2021-6-17 20:16
[求助] DRC LVS检查总是跳到其它lib里的同名版图 摩卡咖啡 2019-12-28 32404 摩卡咖啡 2021-6-17 20:10
[求助] 如何用calibre rule check 中心对称的match sushping 2021-6-5 21736 sushping 2021-6-17 19:20
下一页 »
1 ...232233234235236237238239... 375下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 05:57 , Processed in 0.035981 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块