在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (469) |订阅

Layout讨论区 今日: 13 |主题: 12532|排名: 4 

[资料] 射频电路书籍资料 新人帖 attachment qiufeng0919 2020-10-19 42783 飞鸟入山林 2020-12-26 21:44
[求助] 调用器件时会出现警告,怎么回事? cherry-c 2020-12-25 23191 cherry-c 2020-12-25 17:49
[求助] 问几个layout的快捷键  ...2 蛋zizi 2020-11-12 104841 雨山1998 2020-12-25 17:22
[求助] 差分对多组合并画法疑问 P_duan 2020-12-23 53408 cj_181888888 2020-12-25 17:18
悬赏 [求助] 修改lib名字后,lib内cell打开不显示layer层 - [悬赏 10 信元资产] Zel 2020-12-21 32034 雨山1998 2020-12-25 16:56
[求助] IC 51 软件的使用 jzl96 2020-10-15 12048 574387149 2020-12-25 16:13
[求助] 后仿生成的calibre的lview里面并没有寄生电阻和寄生电容 attach_img 支煜 2019-5-15 21640 熊炳军 2020-12-25 16:11
[求助] ic51的软件使用 jzl96 2020-10-15 11985 574387149 2020-12-25 16:10
[求助] Analog IC 新人帖 - [阅读权限 255] Vawell 2020-12-23 6913 大力射门 2020-12-25 16:05
[求助] IC51版图能够调暗吗?怎么调? Esther_zheng 2020-12-23 42358 jiangtaojack 2020-12-24 20:33
[求助] 請問laker TF裡面的mos的polycont語法麼寫呢? attachment ryan2 2020-12-15 92042 ryan2 2020-12-24 19:28
[求助] layout layer层的详细信息如何查询 蛋zizi 2020-11-4 52772 574387149 2020-12-24 11:02
[求助] 想要了解整个项目版图设计流程有什么资料或者视频吗? Esther_zheng 2020-11-9 12065 574387149 2020-12-24 10:56
[求助] 请问NTAP和PTAP是什么 windyxqy 2012-2-17 515184 574387149 2020-12-24 10:42
[原创] 数模混合芯片的TOP级别,除了验证DRC,LVS,还要满足什么制约? 林夕种 2020-11-14 12327 574387149 2020-12-24 10:38
[求助] layouts设计的拓展方向 蛋zizi 2020-12-2 32125 574387149 2020-12-24 10:20
[原创] DRC错 新人帖 attach_img yguvyg 2020-9-30 32886 574387149 2020-12-24 10:16
[求助] cadence中stream gds文件报错 新人帖 attach_img 浮世云说 2020-12-3 31669 574387149 2020-12-24 09:47
[求助] 问个CDL导入的问题 xingow 2015-6-15 97707 hadeheng 2020-12-23 20:53
[求助] MIMCAP的连线问题 czq1419 2019-12-30 54554 jeffej 2020-12-23 15:09
[求助] IC61 Candence CDL in 导出schematic MOS尺寸不对应  ...23 QQ874283381 2015-6-10 2112023 hadeheng 2020-12-23 09:38
[求助] 一个mos管打散重新make cell 后怎么做才能在调用的时候可以修改W、L呢? 我是白小白 2020-12-11 63137 我是白小白 2020-12-21 09:11
[求助] T28nm 自动打孔出来的via不满足DFM rule leshi 2020-12-14 21837 l13787908861 2020-12-20 12:44
[求助] edit Via properties 无法修改start layer 蛋zizi 2020-10-12 31996 18312727343 2020-12-20 01:03
[原创] 时钟线宽度的计算  ...2 ZMOS 2020-11-30 124360 ZMOS 2020-12-19 09:25
悬赏 [原创] spice in 时的pin direction - [悬赏 50 信元资产] bing_bing 2020-12-18 02515 bing_bing 2020-12-18 16:11
[求助] 关于电容,电阻,MOS管匹配问题 - [阅读权限 255] ...2 sunxeu 2020-8-13 102295 sunxeu 2020-12-18 14:41
[求助] 请教一下,芯片制成中T与U的区别 Zel 2020-12-17 52507 jeffej 2020-12-18 12:56
[解决] PLL中的LCVCO手动填充dummy问题 ZMOS 2020-12-9 12104 cj_181888888 2020-12-17 16:34
[求助] 請問calibre lvs box可以用flat run嗎? ryan2 2020-12-16 22289 ryan2 2020-12-17 14:22
[求助] 利用LVS BOX验证pin 蛋zizi 2020-12-15 01630 15965256055 2020-12-15 17:01
[求助] 请问工艺移植的问题,使用VLM在做migrate时出现failed,是怎么造成的? attach_img canxin001 2018-1-12 32239 lnxmj 2020-12-15 16:45
[求助] VLM层次设计,如何自底向上自动调用已经移植之后的cell?? canxin001 2018-1-18 11644 lnxmj 2020-12-15 16:18
[求助] 怎样用skill脚本得到一个shape在顶层的坐标? gxd12 2018-11-27 53253 chupws 2020-12-15 16:05
[求助] AP层加dummy gedy 2020-12-4 32443 Tinhong 2020-12-15 15:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-8 13:50 , Processed in 0.030117 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块