在线咨询 开启辅助访问 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 235|回复: 3

[求助] LVS出现incorrect ports问题,请各位大佬解惑

[复制链接]
发表于 2021-11-25 18:58:45 | 显示全部楼层 |阅读模式
20资产
image.png
如图,新人做的一个最简单的反相器版图,想跑一下整个流程,DRC时出现了density报错,这是LVS出现的问题,还请大佬们指教。

发表于 2021-11-25 20:32:03 | 显示全部楼层
线路用的port是全局变量,线路的port的名字为VDD!,GND!,将版图的port改为与线路一致就可以了,或者将线路改掉,不要用vdd和gnd!的符号去表示,直接用PIN表示。
回复

使用道具 举报

发表于 2021-11-26 15:02:17 | 显示全部楼层


843071455 发表于 2021-11-25 20:32
线路用的port是全局变量,线路的port的名字为VDD!,GND!,将版图的port改为与线路一致就可以了,或者将线路 ...


正解,只是一个简单电路的话,改版图的port名就行了
回复

使用道具 举报

发表于 3 天前 | 显示全部楼层
density报错 再模块里面不解决吧,再top上才解决
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-12-9 18:50 , Processed in 0.058639 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表