LVS出现incorrect ports问题，请各位大佬解惑

QingningJ · 发表于 2021-11-25 18:58:45

如图，新人做的一个最简单的反相器版图，想跑一下整个流程，DRC时出现了density报错，这是LVS出现的问题，还请大佬们指教。

843071455 · 发表于 2021-11-25 20:32:03

线路用的port是全局变量，线路的port的名字为VDD!,GND!，将版图的port改为与线路一致就可以了，或者将线路改掉，不要用vdd和gnd！的符号去表示，直接用PIN表示。

罗伟淞 · 发表于 2021-11-26 15:02:17

843071455 发表于 2021-11-25 20:32
线路用的port是全局变量，线路的port的名字为VDD!,GND!，将版图的port改为与线路一致就可以了，或者将线路 ...

正解，只是一个简单电路的话，改版图的port名就行了

光非 · 发表于 2021-12-6 10:02:46

density报错再模块里面不解决吧，再top上才解决

[求助] LVS出现incorrect ports问题，请各位大佬解惑