EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 45 |主题: 13344|排名: 6

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 106 107 108 109110111 112 113 ... 382 / 382 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 芯片里走一条很长的线，宽度怎么选择	nuobeierjiang 2024-4-2	92146	Timeless_zzZ 2024-4-3 11:18
[求助] Smic工艺drc密度不足	xunmiuxa 2024-4-2	51345	模拟后端的小白 2024-4-3 10:14
[原创] Layout在同一层不同区域所使用的格点不同	VicWang 2024-4-2	71674	rain_0 2024-4-3 09:20
[原创] 自己写的基础但实用的脚本 ...2 3	xazc_lhm 2022-11-1	269487	lnxmj 2024-4-2 21:05
[解决] 求助：电容拆分后过不了LVS是什么原因？ - [售价 10 信元资产]	miamiamia 2024-4-2	71140	wenidy 2024-4-2 18:25
[求助] 怎么把晶体管打散？	nuobeierjiang 2024-3-31	81367	nuobeierjiang 2024-4-2 17:29
[求助] 求助:如何用calibre rule实现检查漏孔？	le_levi 2020-9-23	42345	Matin_ 2024-4-2 16:19
[求助] nmoscap上的n阱	ZC11 2023-9-8	72696	bing_bing 2024-4-2 14:12
[求助] 如何设置模块celltype	术道逸风 2024-3-26	21395	w2313190 2024-4-2 11:17
[求助] 关于LAYOUT中添加标签LABEL的问题	308018366 2016-4-21	98868	djjianer 2024-4-2 11:00
[原创] Layout在同一层不同区域所使用的格点为何不同？	VicWang 2024-4-2	01174	VicWang 2024-4-2 10:49
[求助] calibre提取信号线 ...2	Williams00 2023-7-7	113864	光非 2024-4-2 09:48
[求助] 请问virtuoso里如何删掉中间的通孔？	recentcabbage 2024-3-22	31701	alice_xyf 2024-4-2 08:15
[求助] PEX 报错 fatal error	Williams00 2024-4-1	01002	Williams00 2024-4-1 21:33
[解决] calibre PEX提取参数，有的pin提不出来？ ...2	aries2008 2014-1-6	1813523	~zZ 2024-4-1 16:53
[求助] soft connect是什么意思？ ...2 3	cst00 2021-3-15	2317829	dc33912345 2024-4-1 16:16
[求助] 导出的gds跑LVS时错误	ssmk 2024-4-1	41297	ssmk 2024-4-1 15:38
[求助] create multipart path	wenjian07 2014-2-26	34102	安小盒 2024-4-1 15:03
[求助] layout xl后每次打开view都开启sch ...2	蛋zizi 2021-1-18	105488	壮宇 2024-4-1 14:55
[求助] 什么是两层mask？	雷LING 2020-6-17	73975	GIDL 2024-4-1 10:11
[讨论] 有谁做过GF 40nm制程呢？上来说说遇到的问题吗？ ...2	大江南北 2021-7-27	145001	模拟后端的小白 2024-4-1 08:54
[求助] BCD工艺	zzxzyx 2024-3-31	11411	Liu_Suyang 2024-3-31 20:46
[求助] 模拟版图问题	bxj 2024-3-29	51540	bxj 2024-3-30 14:09
[求助] 初学者求大佬们指教	leexf 2024-3-28	41451	leexf 2024-3-30 12:26
[求助] 大哥们救救孩子，lvs软连接的问题 - [悬赏 10 信元资产] ...2	wyouc 2022-4-30	116054	zhangwenchao 2024-3-30 10:09
[原创] 用作电阻匹配的时候，PO Drawing 层与 PO Dummy 层有区别吗？	zhshmbb 2024-3-29	51477	zhshmbb 2024-3-30 09:45
[求助] lvs报错，报的错是对应的几条线，一个说我版图没有这个线，一个说我原理图没有	qinkun 2023-8-2	72044	zhangwenchao 2024-3-29 18:09
[求助] LVS不能识别器件问题，寻求解决办法 ...2	Lcy_001 2023-7-15	113577	zhangwenchao 2024-3-29 17:43
[原创] 承接芯片设计服务及主流晶圆厂先进制程流片服务+13862124271 ...2	plaza007 2022-10-27	162119	plaza007 2024-3-29 14:12
[求助] 迭代layout的configure 关联问题？	ljh065216 2024-3-29	01323	ljh065216 2024-3-29 11:49
[求助] cadence下的display.drf，tech.tf, layer.map三个文件分别是啥，有啥作用?	shelby 2021-12-31	55240	useers 2024-3-29 11:20
[讨论] 这个data sheet怎么理解呢	大江南北 2024-3-28	21357	大江南北 2024-3-29 10:25
[求助] 版图工程师如何看懂常见电路（菜鸟求助）	历史课代表 2024-3-26	72596	luwang 2024-3-29 09:26
[原创] 请教一个关于XL的问题。	tuohong 2020-3-19	85833	捞猴子的月亮 2024-3-28 14:13
[求助] Skill IDE的使用问题	ERCBOTHER 2024-3-27	21474	ERCBOTHER 2024-3-28 11:20

1 ... 106 107 108 109110111 112 113 ... 382 / 382 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 45 |主题: 13344|排名: 6

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区 今日: 45 |主题: 13344|排名: 6

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区今日: 45 |主题: 13344|排名: 6