BCD製程，高壓下CHIP漏電的原因？

onlykals · 发表于 2011-7-28 09:42:38

大公司也許是,

不過我們小公司只能自己的RD去跟外包商 COWORK

georgehecm · 发表于 2011-7-31 10:14:19

看版图
电源线和底线走过的地方是否有场馆开启

关东客 · 发表于 2011-8-23 14:44:13

xuexixuexi

关东客1 · 发表于 2011-9-8 11:56:23

回复 1# onlykals

查一下HV区内的stand alone OD是不是面积太小了。

chenhongtv · 发表于 2011-9-8 13:22:18

七楼提的EMMI不错.我们公司一般都用这种办法定位漏电区域的.

peterlin2010 · 发表于 2011-11-17 13:15:49

1. design 上漏
2. parastic device ..特別是有有是 P-N junction bjt 漏或電阻
3. layout 上  有 contact, via 和一些 rule 不對或有 overlap
   導致 process 做時漏
  以前 metal 間 spacer  如 process不夠好有些會輕輕相連
照 obrich

emi 一般是看 junction 類漏電的 ..

4. process 上 , gate oxide 不良 .. device 不良

半成品 · 发表于 2011-11-27 20:27:52

你们说得FA部门主要负责做什么工作，我们公司貌似没有这样的部门。

loopgain · 发表于 2011-12-25 09:52:44

先检查下仿真有漏电吗?

piao · 发表于 2012-4-1 01:18:32

长见识了

andy2000a · 发表于 2012-4-7 11:10:09

還有一類是 seal ring

一般 seal ring都會違法rule
有些 layout會run 下面最後套上 seal ring
沒弄就 leakage 了..

[求助] BCD製程，高壓下CHIP漏電的原因？

站长推荐 /2