在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 678|回复: 2

[求助] 关于sealring的问题

[复制链接]
发表于 2024-5-14 17:12:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
foundry提供了sealring的gds文件

                               
登录/注册后可看大图
,请问这些有什么区别,是根据芯片面积不同选择不同的sealring吗?umc的工艺
发表于 2024-5-16 08:23:51 | 显示全部楼层
sealring应该是每边加上一个固定的值,所以芯片面积不一样,加入sealring的面积也是不一样的。
发表于 2024-5-16 14:09:35 | 显示全部楼层
根据相同UMC的其他制程节点参考给出的信息是:其他制程节点的DSR分为不同面积采用不同DSR以外,还会有Metal Option,要选择客户Chip对应的Metal Option。
如需了解65nm下的DSR的信息,建议如下:
1.打开65nm的DSR的设计规则,查找例如图中的144mm2down   10M ADV   SAMPLE这些关键词。
2.都GDS导入看看layout上是否有显著区别。
3.咨询UMC官方技术支持。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:58 , Processed in 0.025130 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表