设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (155) |订阅

后端讨论区 今日: 0|主题: 22187|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] mtcoms的derive_pg_connection 问题 3lll 2013-11-18 12940 3lll 2013-11-18 11:16
[求助] icc反标符号分别代表什么意思 jose917 2013-11-16 12873 sjtusonic 2013-11-16 20:01
[求助] dc做scan链，寄存器时钟问题 cgaa1 2013-11-15 01814 cgaa1 2013-11-15 10:31
[其它] LugoChip工作室诚接IC后端PR设计，欢迎致信咨询 Lugochip 2013-11-15 02191 Lugochip 2013-11-15 09:58
[求助] 关于交叉时钟的约束问题？ abao123 2013-11-13 61657 richardxingxing 2013-11-15 09:47
[求助] ets得到读入的cdb命令 yahemao123 2013-11-15 01713 yahemao123 2013-11-15 07:36
[求助] gtech库，dc为什么会综合出反相器链？ attach_img 284294022 2013-3-1 24990 zzjic 2013-11-15 00:09
[求助] dc读入设计之后(analyze+elaborate)使用uniquify出现问题[已解决] xmffsf 2013-11-5 13782 xmffsf 2013-11-14 20:14
[求助] ICC 有 command 设置 startpoint 吗 zero_0 2013-11-14 21433 zero_0 2013-11-14 19:48
悬赏 [求助] cadence ic610安装及打开问题 - [悬赏 50 信元资产] sunxiongbao 2013-5-11 33130 xmffsf 2013-11-14 15:52
[求助] 关于LVS运行的error stone101 2013-11-13 31942 stone101 2013-11-14 15:42
[求助] 大神帮忙看看这条path timing的问题出在哪里？ 小干爹z2z 2013-11-14 63608 小干爹z2z 2013-11-14 14:05
[求助] 菜鸟问问怎么去了解一个工艺  ...2 武也锋 2013-11-13 102408 武也锋 2013-11-14 13:59
[求助] 请问下同学们关于icc spare cell流程的问题！ zg8312 2013-11-14 02414 zg8312 2013-11-14 11:57
[求助] mentor DFTAdvisor的问题？ abao123 2012-10-15 53859 xiaomaoerecho 2013-11-14 09:30
[求助] 时钟频率和skew latency的关系 [已解决] yahemao123 2013-11-13 22484 yahemao123 2013-11-14 09:26
[求助] 走线 XIDIANCAD2 2013-11-13 01699 XIDIANCAD2 2013-11-13 22:41
[求助] 为什么网表里总线要用下划线 liuada001 2013-11-11 11695 jinwei91 2013-11-13 22:23
[求助] icc place的时候会把module名字里面带cell的替换掉？ 王不动 2013-11-13 01509 王不动 2013-11-13 18:48
[求助] 求问下，做这种高速的数字电路版图有啥参考书介绍下吗？？？ yic2000 2013-3-2 31714 天涯123 2013-11-13 18:06
[求助] pad上的via尺寸报错 zhanggd 2013-11-13 31827 zhanggd 2013-11-13 17:02
[求助] Encounter RTL synthesis 出错求助 xxmule 2013-10-28 36371 xxmule 2013-11-13 16:50
[解决] 关于ICC DRC错误 attach_img  ...2 lizhaohong520@ 2011-12-30 169475 lizhaohong520@ 2013-11-13 16:42
[求助] 加IO filler 出现的violation attach_img jason1988 2012-1-6 63114 a1054958688 2013-11-13 11:21
[原创] 关于DC优化的问题 tntdog 2013-11-8 11649 liangyi790328_8 2013-11-13 10:58
[求助] 求助，关于后仿真的问题 Veriart 2013-11-13 01553 Veriart 2013-11-13 10:24
[求助] calibre的lvs问题（1）？ attach_img X6J6P6 2012-5-6 62381 智乐 2013-11-13 09:58
[求助] 数字pr中两条线短路 tianzunhui 2013-11-11 31775 173660575 2013-11-12 19:21
[讨论] 【讨论】VHDL和Verilog在芯片设计前后端的优劣 Express_44 2013-11-12 22088 Express_44 2013-11-12 09:35
[原创] Physical Design rahikha 2013-11-11 01531 rahikha 2013-11-11 23:42
[求助] 为什么hold的约束要这么写 pengyong820954 2013-11-11 41786 Timme 2013-11-11 20:03
[讨论] 问个关于用OSU库做综合的问题 wudiyyn 2013-11-11 02039 wudiyyn 2013-11-11 02:39
[求助] DC综合读入设计后，警告clk没出现在模块中 attach_img 白兰地 2013-11-8 41833 白兰地 2013-11-9 15:15
[统计] 2012年IC后端设计工资讨论  ...2 whitetiger 2012-12-18 186986 crafty1120 2013-11-8 20:31
[原创] 关于Feedthrough path的问题 好多三毛 2013-11-7 36211 littlechip 2013-11-8 15:57
下一页 »
1 ...465466467468469470471472... 634下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 01:58 , Processed in 0.041106 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块