在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2308|回复: 0

[求助] timing arc

[复制链接]
发表于 2014-3-3 14:36:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题如下,我的设计中是出现组合逻辑反馈,在综合的时候遇到以下问题。
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C42'
         to break a timing loop. (OPT-314)
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C42'
         to break a timing loop. (OPT-314)
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C42'
         to break a timing loop. (OPT-314)
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C42'
         to break a timing loop. (OPT-314)
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C43'
         to break a timing loop. (OPT-314)
Warning: Disabling timing arc between pins 'H01' and 'N01' on cell 'u_clock_u_clk_sw_C43'
         to break a timing loop. (OPT-314)

请问综合出来的结果会影响我的功能吗?以及该如何处理呢?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 21:54 , Processed in 0.014934 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表