encounter网表中加入pad

xialishui1987

记录一下学习的成果，想要在DC综合后的网表中加入pad，usbf_top是USB数字部分的顶层文件，按说应该是再设计一个顶层文件A将数字顶层和模拟部分例化进去，然后再设计一个顶层文件B将A和用到的pad例化进去，可是我没有模拟部分，只能大体是这个意思了。
试验加入pad PO12W，代码如下：
module usbf_usbpad(
        clk_i, rst_i, wb_addr_i, wb_data_i, wb_data_o, wb_ack_o,
        wb_we_i, wb_stb_i, wb_cyc_i, inta_o, intb_o, dma_req_o, dma_ack_i,
        susp_o, resume_req_i, phy_clk_pad_i, phy_rst_pad_o, DataOut_pad_o,
        TxValid_pad_o, TxReady_pad_i, RxValid_pad_i, RxActive_pad_i,
        RxError_pad_i, DataIn_pad_i, XcvSelect_pad_o, TermSel_pad_o,
        SuspendM_pad_o, LineState_pad_i, OpMode_pad_o, usb_vbus_pad_i,
        VControl_Load_pad_o, VControl_pad_o, VStatus_pad_i, sram_adr_o,
        sram_data_i, sram_data_o, sram_re_o, sram_we_o );
  input [17:0] wb_addr_i;
  input [31:0] wb_data_i;
  output [31:0] wb_data_o;
  output [15:0] dma_req_o;
  input [15:0] dma_ack_i;
  output [7:0] DataOut_pad_o;
  input [7:0] DataIn_pad_i;
  input [1:0] LineState_pad_i;
  output [1:0] OpMode_pad_o;
  output [3:0] VControl_pad_o;
  input [7:0] VStatus_pad_i;
  output [14:0] sram_adr_o;
  input [31:0] sram_data_i;
  output [31:0] sram_data_o;
  input clk_i, rst_i, wb_we_i, wb_stb_i, wb_cyc_i, resume_req_i, phy_clk_pad_i,
         TxReady_pad_i, RxValid_pad_i, RxActive_pad_i, RxError_pad_i,
         usb_vbus_pad_i;
  output wb_ack_o, inta_o, intb_o, susp_o, phy_rst_pad_o, TxValid_pad_o,
         XcvSelect_pad_o, TermSel_pad_o, SuspendM_pad_o, VControl_Load_pad_o,
         sram_re_o, sram_we_o;
  wire   rst_i_d;
usbf_top u0( .clk_i(clk_i),
             .rst_i(rst_i_d),
             .wb_addr_i(wb_addr_i),
             .wb_data_i(wb_data_i),
             .wb_data_o(wb_data_o),
             .wb_ack_o(wb_ack_o),
             .wb_we_i(wb_we_i),
             .wb_stb_i(wb_stb_i),
             .wb_cyc_i(wb_cyc_i),
             .inta_o(inta_o),
             .intb_o(intb_o),
             .dma_req_o(dma_req_o),
             .dma_ack_i(dma_ack_i),
             .susp_o(susp_o),
             .resume_req_i(resume_req_i),
             .phy_clk_pad_i(phy_clk_pad_i),
             .phy_rst_pad_o(phy_rst_pad_o),
             .DataOut_pad_o(DataOut_pad_o),
             .TxValid_pad_o(TxValid_pad_o),
             .TxReady_pad_i(TxReady_pad_i),
             .RxValid_pad_i(RxValid_pad_i),
             .RxActive_pad_i(RxActive_pad_i),
             .RxError_pad_i(RxError_pad_i),
             .DataIn_pad_i(DataIn_pad_i),
             .XcvSelect_pad_o(XcvSelect_pad_o),
             .TermSel_pad_o(TermSel_pad_o),
             .SuspendM_pad_o(SuspendM_pad_o),
             .LineState_pad_i(LineState_pad_i),
             .OpMode_pad_o(OpMode_pad_o),
             .usb_vbus_pad_i(usb_vbus_pad_i),
             .VControl_Load_pad_o(VControl_Load_pad_o),
             .VControl_pad_o(VControl_pad_o),
             .VStatus_pad_i(VStatus_pad_i),
             .sram_adr_o(sram_adr_o),
             .sram_data_i(sram_data_i),
             .sram_data_o(sram_data_o),
             .sram_re_o(sram_re_o),
             .sram_we_o(sram_we_o) );
PO12W u1(.I(rst_i), .PAD(rst_i_d));
endmodule
以下是encounter中的图示，在Design Brower中可以看到一个PAD u1和一个module u0，继续努力。

来到这家公司做的和IC没关系，痛苦中。。。