使用UVM/VMM如何对一个模块的信号中断功能进行验证？？

iooiniu · 发表于 2015-8-24 20:09:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，模块验证中，经常会出现一组或者多组中断信号，其中断方式有脉冲和电平2种方式，
   使用UVM/VMM进行平台搭建验证时，在refm(参考模型)中无时序处理流程模拟出的中断标志一般会比DUT中早。
   这时一般应采用何种验证方法比较好？
   如果单单是记录refm和dut中断产生的次数，而不比较时间的话，感觉也不太保险。

iooiniu · 发表于 2015-8-25 17:23:52

UVM或VMM验证中：
模块级验证中，举个简单例子：refm接收到monitor采集到的一个transaction后，提取数据后，剥离出需要的两个数据A和B,然后计算A+B ，如果求和溢出，则dut产生1个clk脉冲中断信号
refm在计算A+B是没有时延的，而dut计算A+B可能要若干个clk，再产生中断又得若干个clk。而refm和dut就由于产生的中断时间不一致，无法精确对比
如果只记录refm和dut产生中断的个数，并且dut中加上断言check溢出这样的方法：1个中断还好，万一中断多了该如何处理？

fig__tree · 发表于 2020-5-8 14:15:39

楼主有答案了吗？refm是否要改成实时性的？

hanjian518 · 发表于 2020-5-13 20:10:49

有同样的问题，马一个

[求助] 使用UVM/VMM如何对一个模块的信号中断功能进行验证？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2