后端讨论区今日: 0|主题: 22190|排名: 7

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] finfet 下都用什么PR工具？ ...2 3 4	1207312092 2019-8-15	3832752	krupp16 3 天前
[求助] 关于反相器级联的buffer如何确定尺寸和数量问题。	waves_0011 2024-5-28	51168	奥奥好的好的 4 天前
[求助] innovus sroute后hard macro边界出现大量DRC New	wang_uestc 5 天前	1183	15909834256 4 天前
[求助] TSMC28 双端口SRAM RTSEL WTSEL VS VG作用 New	2020040401006 4 天前	1132	dingyisuper1 4 天前
[求助] qrc提取参数 ...2	云嘞 2025-3-12	121445	oridrx 4 天前
[求助] [formality] 关于svf 的几个问题 - [已解决]	494693243 2018-7-3	84880	cuiyu1981 4 天前
[讨论] 【已解决】innovus做完CTS有负的source latency? ...2 3	SpunkyGG 2018-12-4	2416145	AIIR 4 天前
[求助] IIC—PADIO设计验证方案	Ecooq 2025-6-13	6527	Ecooq 4 天前
[求助] DC 如何使用不同track 的lib 综合？ ...2	494693243 2021-4-25	126284	蠕动的蜗牛 5 天前
[原创] 最近进入Linux Centos（虚拟机）后状态栏无故消失	Annie_kyohou 2024-1-16	82315	applemylove 5 天前
[求助] innovus special wire加shielding	qq771520600 2024-12-27	3933	niezheyu 5 天前
[求助] innovus density问题 - [悬赏 100 信元资产] New	wts13588035346 5 天前	5231	niezheyu 5 天前
[求助] 请教形式验证遇到的几个问题。。。。。 ...2	轻水一杯 2011-12-1	1519043	cuiyu1981 5 天前
[求助] tempus cmmmc eco flow读取def出错	Bradji 2025-4-3	3422	Bradji 5 天前
[求助] pex提参后的电源pin口出现不匹配的warning还有悬空的线	云嘞 2025-6-19	7436	土肥圆的Alice 5 天前
[求助] eco_netlist疑惑!!!!	yuenlee 2025-6-27	5415	张志强112233 5 天前
[求助] pt和tempus 怎么判断两个clock之间是异步还是同步	Bradji 2025-6-25	5446	Bradji 5 天前
请大家提供些数字后端设计的经典资料吧 ...2	wind123_123 2007-6-9	127639	spice忘忧 5 天前
[求助] fix_eco_timing修setup和hold的问题 - [已解决]	yuenlee 2025-5-16	4556	smc1017 5 天前
[求助] 请教cadence LEC 没办法include path。。 New	atlandis 6 天前	1164	Lover_Momo 6 天前
[原创] IC后端工程师的自我修养(学习路线图) ...2 3 4 5 6	sinbad 2024-9-29	5414370	BellaYang 6 天前
[求助] innovus安装资源 New	XCL1123 6 天前	0224	XCL1123 6 天前
[求助] 如何进行liberty内容的验证 New	JekinBrown 7 天前	0178	JekinBrown 7 天前
[求助] icc 插入filler后verify_lvs 产生的问题	swjtu_ikun 2023-3-10	81885	IC菜鸟3号 7 天前
[求助] formality时verify错误 ...2	lilyzhong 2013-9-4	119700	lulanlanily 7 天前
[原创] 承接芯片设计服务及主流晶圆厂先进制程流片服务+13862124271	plaza007 2022-10-19	7989	plaza007 7 天前
[原创] LVS 这种错误是什么原因？	lgs4903483 7 天前	0189	lgs4903483 7 天前
[求助] clock_opt -only_psyn打乱了-only_cts的时钟树平衡怎么办	xiaopet 2025-6-26	5350	xiaopet 2025-6-27 18:56
[资料] 密码芯片的侧信道安全性分析和量化评估	zjl840928 2011-10-24	63382	saros 2025-6-27 17:36
[求助] 请问怎么把DC综合之后的网表转换成spectre的网表，再跟其他模拟电路一起仿真呢 ...2 3	阿炜 2020-12-7	2714030	Ecooq 2025-6-27 14:24
[求助] innovus的route阶段问题	空手的信鸽 2025-6-26	5389	dingyisuper1 2025-6-27 10:51
[原创] lec中由于乘法器引起的abort点	zyr123 2025-6-27	1246	2596784844 2025-6-27 10:14
[求助] 【求助】DC综合的Verilog网表导入到virtuoso电源地线浮空 - [已解决]	Konata_Lin 2025-1-29	81472	Ecooq 2025-6-27 10:09
[原创] pt run log 报几十个error但是log里面看不到详细的	lgs4903483 2025-6-27	1202	Lover_Momo 2025-6-27 06:48
[求助] Nano route问题	sekong179 2016-5-11	11485	空手的信鸽 2025-6-26 20:50