在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (111)|订阅

IC验证讨论 今日: 0|主题: 6940|排名: 11 

[求助] canden中自带analoglib库的仿真文件.csc放在哪 大官人 2014-11-24 11794 shimuzhou 2014-12-5 20:02
[求助] 怎样在Linux下安装与破解modelsim10.0 spchopper 2014-11-24 12603 shimuzhou 2014-12-5 20:01
[求助] makefile如何做字符串的拆分?? allencherry 2014-11-22 78788 shimuzhou 2014-12-5 19:39
[求助] 如何用C语言写verilog的testbench的输入激励? 北城以南 2014-12-1 44016 shimuzhou 2014-12-5 19:24
[讨论] writing testbench看起来好吃力。。。 thanksoar 2011-10-11 86231 shimuzhou 2014-12-5 19:09
[求助] 求助 sv如何定real型inout端口 xue_colin 2014-12-4 23180 shimuzhou 2014-12-5 19:05
[求助] 一个vcs编译核文件里glbl的问题 zhouchaozinc 2013-12-5 12545 csqorpheus 2014-12-5 13:33
[求助] questasim 对 interface 的支持 nju044 2012-10-23 83915 shimuzhou 2014-12-5 11:09
[求助] 关于systemverilog的使用  ...2 Dylanqi 2011-4-19 166917 shimuzhou 2014-12-5 11:03
[求助] UVM:Sequencer send_request not able to put to fifo tmcb 2014-12-3 33576 tmcb 2014-12-4 21:21
[求助] 求助:Formality报错误: 'glbl.GTS' is not supported for synthesis yanpeace 2014-12-4 22306 yanpeace 2014-12-4 15:40
[求助] SV里initial与变量定义logic的问题 liyandong1216 2014-12-4 12622 A1985 2014-12-4 11:43
[求助] UVM interface中例化module报错 allencherry 2014-11-24 43172 wangxiangru2000 2014-12-3 19:41
[求助] 1.27mm pitch 2x20 wirejumper。 051021031 2014-12-1 12474 051021031 2014-12-1 23:38
[求助] 关于后仿真的问题 大暗黑天 2014-11-13 42856 diyangguang 2014-12-1 20:43
[求助] 断言的重复检查问题 dongdongic 2014-12-1 12339 A1985 2014-12-1 17:35
[求助] 断言的first_match问题 dongdongic 2014-12-1 02009 dongdongic 2014-12-1 17:29
[求助] 断言的first_match匹配问题 dongdongic 2014-12-1 01808 dongdongic 2014-12-1 17:07
[求助] 求高手指点 穿戴式设备的测试方案和测试仪器 Terry.Ding 2014-11-29 01543 Terry.Ding 2014-11-29 20:20
[求助] DC综合后的VCS后仿真命令怎么写,需要添加哪些库? kekeguda 2013-12-21 26373 libt1221 2014-11-28 15:23
[求助] push_back 结果不对 strong12345 2014-11-27 63881 strong12345 2014-11-28 13:30
[讨论] UVM中`uvm_do_callbacks_exit_on参数的理解 lvbuwei20040815 2011-9-5 23287 arcsinterry 2014-11-20 16:30
[求助] 求助: UVM virtual sequence里面可以创建uvm_object吗? sunyzs 2014-11-19 32448 seabeam 2014-11-20 12:49
[讨论] verilog OR systemverilog  ...2 索手锋芒 2010-8-12 117033 随风而逝123 2014-11-19 18:40
[求助] 求助:DSP该怎么验证? oscillator_cn1 2014-7-14 63482 oscillator_cn1 2014-11-19 12:02
[求助] SystemVerilog中的Interface问题 gbsid 2014-11-14 42380 gbsid 2014-11-14 10:23
[求助] sv中interface报多驱动错误 payne_shu 2014-11-11 63173 gbsid 2014-11-14 09:28
[求助] INCISIV_13.1求助 kangsongsong 2014-11-13 02174 kangsongsong 2014-11-13 14:16
[求助] SystemVerilog中子程序的ref类型 gbsid 2014-11-12 02493 gbsid 2014-11-12 10:52
[求助] 上海的ASIC验证有哪些公司? longxigen 2014-11-9 22900 飞扬紫百合 2014-11-12 10:08
[求助] 请教如何编译Xilinx的关于VCS的库。 lijunping 2011-5-16 64280 scott_lele 2014-11-10 15:27
[求助] interface编译报错 gyf1989 2014-11-4 62518 gyf1989 2014-11-7 17:06
[招聘] 航天二院所属单位招聘SOC/FPGA设计验证客座实习生 yreyra 2014-11-7 02656 yreyra 2014-11-7 12:52
[求助] VCS后仿真,1ns处就终止了? dengbo11111111 2014-11-6 12695 gbsid 2014-11-7 09:09
[解决] 在simvision 如何对C 代码进行debug? my2817 2014-11-5 13231 my2817 2014-11-5 21:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 06:48 , Processed in 0.037393 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块