在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (109)|订阅

IC验证讨论 今日: 0|主题: 6929|排名: 21 

[求助] UVM interface中例化module报错 allencherry 2014-11-24 43124 wangxiangru2000 2014-12-3 19:41
[求助] 1.27mm pitch 2x20 wirejumper。 051021031 2014-12-1 12415 051021031 2014-12-1 23:38
[求助] 关于后仿真的问题 大暗黑天 2014-11-13 42807 diyangguang 2014-12-1 20:43
[求助] 断言的重复检查问题 dongdongic 2014-12-1 12296 A1985 2014-12-1 17:35
[求助] 断言的first_match问题 dongdongic 2014-12-1 01951 dongdongic 2014-12-1 17:29
[求助] 断言的first_match匹配问题 dongdongic 2014-12-1 01756 dongdongic 2014-12-1 17:07
[求助] 求高手指点 穿戴式设备的测试方案和测试仪器 Terry.Ding 2014-11-29 01513 Terry.Ding 2014-11-29 20:20
[求助] DC综合后的VCS后仿真命令怎么写,需要添加哪些库? kekeguda 2013-12-21 26305 libt1221 2014-11-28 15:23
[求助] push_back 结果不对 strong12345 2014-11-27 63815 strong12345 2014-11-28 13:30
[讨论] UVM中`uvm_do_callbacks_exit_on参数的理解 lvbuwei20040815 2011-9-5 23247 arcsinterry 2014-11-20 16:30
[求助] 求助: UVM virtual sequence里面可以创建uvm_object吗? sunyzs 2014-11-19 32420 seabeam 2014-11-20 12:49
[讨论] verilog OR systemverilog  ...2 索手锋芒 2010-8-12 116992 随风而逝123 2014-11-19 18:40
[求助] 求助:DSP该怎么验证? oscillator_cn1 2014-7-14 63434 oscillator_cn1 2014-11-19 12:02
[求助] SystemVerilog中的Interface问题 gbsid 2014-11-14 42346 gbsid 2014-11-14 10:23
[求助] sv中interface报多驱动错误 payne_shu 2014-11-11 63132 gbsid 2014-11-14 09:28
[求助] INCISIV_13.1求助 kangsongsong 2014-11-13 02150 kangsongsong 2014-11-13 14:16
[求助] SystemVerilog中子程序的ref类型 gbsid 2014-11-12 02437 gbsid 2014-11-12 10:52
[求助] 上海的ASIC验证有哪些公司? longxigen 2014-11-9 22841 飞扬紫百合 2014-11-12 10:08
[求助] 请教如何编译Xilinx的关于VCS的库。 lijunping 2011-5-16 64237 scott_lele 2014-11-10 15:27
[求助] interface编译报错 gyf1989 2014-11-4 62443 gyf1989 2014-11-7 17:06
[招聘] 航天二院所属单位招聘SOC/FPGA设计验证客座实习生 yreyra 2014-11-7 02602 yreyra 2014-11-7 12:52
[求助] VCS后仿真,1ns处就终止了? dengbo11111111 2014-11-6 12661 gbsid 2014-11-7 09:09
[解决] 在simvision 如何对C 代码进行debug? my2817 2014-11-5 13179 my2817 2014-11-5 21:43
[求助] 求助:uvm backdoor 读写问题 kahn01011 2014-11-5 23770 kahn01011 2014-11-5 16:26
[求助] ovm_update_sequence_lib_and_item与ovm_update_sequence_lib区别 sages 2014-11-5 02297 sages 2014-11-5 15:26
有没有人用过ZENI (华大电子的IC设计软件)  ...23 IC女 2008-7-16 2211626 peterlin2010 2014-11-5 13:06
[求助] UVM makefile求教 6862478 2014-10-29 33794 6862478 2014-11-3 22:17
[求助] SystemC访问底层模块问题 felixxu 2014-10-31 12031 felixxu 2014-10-31 18:57
[求助] modelsim $dumpvars不能收集断言的数据 wangyukan 2014-10-31 02196 wangyukan 2014-10-31 09:51
[求助] vcs uvm 编译出错 allencherry 2014-10-30 22734 allencherry 2014-10-30 17:49
[求助] 求助:vcs问题[已解决] kahn01011 2014-10-27 52369 diyangguang 2014-10-29 19:36
[求助] 求助:UVM验证, 亦然韩冷 2014-10-26 22206 亦然韩冷 2014-10-29 11:15
[讨论] SMIC13库的仿真模型中FFDHD1X的输入D,为什么没有被直接使用? lizh2016 2014-10-27 02217 lizh2016 2014-10-27 14:42
[求助] 请问:$begin_transaction 是sv或verilog系统函数么? kahn01011 2014-10-27 01532 kahn01011 2014-10-27 14:00
[求助] 用VCS工具编译UVM报错 allencherry 2014-10-23 42687 allencherry 2014-10-27 11:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 06:01 , Processed in 0.028538 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块