在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (112) |订阅

IC验证讨论 今日: 1 |主题: 6948|排名: 37 

[求助] Formality:read_verilog的-vcs设定的引号变量写法 yanpeace 2014-12-8 12524 bob-yang 2014-12-9 10:12
[求助] uvm virtual sequence tmcb 2014-12-1 42418 seabeam 2014-12-9 09:08
[求助] 为何每个class定义里面都有一个new函数?这个函数的作用 mil818 2014-12-8 31907 mil818 2014-12-8 20:37
[求助] 为何每个class定义里面都有一个new函数?这个函数的作用 mil818 2014-12-8 31816 mil818 2014-12-8 17:23
[求助] UVM中port, export, imp是什么关系啊?  ...2 lvbuwei20040815 2011-8-24 1610060 stephendong 2014-12-8 10:35
[求助] UVM求助  ...2 kangsongsong 2014-11-4 105030 shimuzhou 2014-12-5 20:57
[求助] 有关UVM宏的问题 stephendong 2014-11-10 83108 shimuzhou 2014-12-5 20:55
[求助] 关于sv中对象的创建 gbsid 2014-11-17 42521 shimuzhou 2014-12-5 20:36
[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样? 风帆魅影 2014-10-31 44145 shimuzhou 2014-12-5 20:27
[求助] canden中自带analoglib库的仿真文件.csc放在哪 大官人 2014-11-24 11855 shimuzhou 2014-12-5 20:02
[求助] 怎样在Linux下安装与破解modelsim10.0 spchopper 2014-11-24 12681 shimuzhou 2014-12-5 20:01
[求助] makefile如何做字符串的拆分?? allencherry 2014-11-22 78915 shimuzhou 2014-12-5 19:39
[求助] 如何用C语言写verilog的testbench的输入激励? 北城以南 2014-12-1 44118 shimuzhou 2014-12-5 19:24
[讨论] writing testbench看起来好吃力。。。 thanksoar 2011-10-11 86324 shimuzhou 2014-12-5 19:09
[求助] 求助 sv如何定real型inout端口 xue_colin 2014-12-4 23290 shimuzhou 2014-12-5 19:05
[求助] 一个vcs编译核文件里glbl的问题 zhouchaozinc 2013-12-5 12660 csqorpheus 2014-12-5 13:33
[求助] questasim 对 interface 的支持 nju044 2012-10-23 84075 shimuzhou 2014-12-5 11:09
[求助] 关于systemverilog的使用  ...2 Dylanqi 2011-4-19 167121 shimuzhou 2014-12-5 11:03
[求助] UVM:Sequencer send_request not able to put to fifo tmcb 2014-12-3 33681 tmcb 2014-12-4 21:21
[求助] 求助:Formality报错误: 'glbl.GTS' is not supported for synthesis yanpeace 2014-12-4 22376 yanpeace 2014-12-4 15:40
[求助] SV里initial与变量定义logic的问题 liyandong1216 2014-12-4 12678 A1985 2014-12-4 11:43
[求助] UVM interface中例化module报错 allencherry 2014-11-24 43256 wangxiangru2000 2014-12-3 19:41
[求助] 1.27mm pitch 2x20 wirejumper。 051021031 2014-12-1 12569 051021031 2014-12-1 23:38
[求助] 关于后仿真的问题 大暗黑天 2014-11-13 42963 diyangguang 2014-12-1 20:43
[求助] 断言的重复检查问题 dongdongic 2014-12-1 12418 A1985 2014-12-1 17:35
[求助] 断言的first_match问题 dongdongic 2014-12-1 02100 dongdongic 2014-12-1 17:29
[求助] 断言的first_match匹配问题 dongdongic 2014-12-1 01859 dongdongic 2014-12-1 17:07
[求助] 求高手指点 穿戴式设备的测试方案和测试仪器 Terry.Ding 2014-11-29 01560 Terry.Ding 2014-11-29 20:20
[求助] DC综合后的VCS后仿真命令怎么写,需要添加哪些库? kekeguda 2013-12-21 26466 libt1221 2014-11-28 15:23
[求助] push_back 结果不对 strong12345 2014-11-27 63993 strong12345 2014-11-28 13:30
[讨论] UVM中`uvm_do_callbacks_exit_on参数的理解 lvbuwei20040815 2011-9-5 23403 arcsinterry 2014-11-20 16:30
[求助] 求助: UVM virtual sequence里面可以创建uvm_object吗? sunyzs 2014-11-19 32524 seabeam 2014-11-20 12:49
[讨论] verilog OR systemverilog  ...2 索手锋芒 2010-8-12 117191 随风而逝123 2014-11-19 18:40
[求助] 求助:DSP该怎么验证? oscillator_cn1 2014-7-14 63591 oscillator_cn1 2014-11-19 12:02
[求助] SystemVerilog中的Interface问题 gbsid 2014-11-14 42474 gbsid 2014-11-14 10:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-28 23:15 , Processed in 0.035445 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块