在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3567|回复: 4

[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样?

[复制链接]
发表于 2014-10-31 20:24:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不知道这个职位能不能学到东西,有没有前途?工作主要负责如下:

工作职责:

1. 8nm, 16nm, 14nm的负责芯片的芯片与封装的协同设计与仿真分析等方面的工作,主要包括顶层金属RDL/RV以及 Power mesh设计,IO Floorplan, 全芯片功耗分析,IR-Drop, EM电迁移,与后端工程师,与封装工程师, SI/PI工程师配合,顺利完成芯片与封装的互连设计以及电性能评估分析最终输出DEF, IO file, GDS, CDL,Connect 等文件;

2. 负责完成全芯片DFM, 可靠性评估,芯片与封装互连 Pinlist文件的检查;

3. 完成顶层金属或全芯片DRC 检查,帮助后端工程师完成LVS 的Signoff 验证;

4. 负责IO /IP GDS转换成LEF文件,包括LEF文件的质量验证。

 楼主| 发表于 2014-10-31 21:09:01 | 显示全部楼层
求帮助啊,别沉了啊!
发表于 2014-10-31 23:27:48 | 显示全部楼层
同问
发表于 2014-11-18 22:43:16 | 显示全部楼层
这是个啥职位啊,不是后端的活吗,怎么还单独起了个怪名字
发表于 2014-12-5 20:27:40 | 显示全部楼层
学习一下。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:52 , Processed in 0.026144 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表